| 主权项 |
1.一种静电放电〈ESD〉保护装置,其包括:第一导电性的半导体本体;在半导体本体所形成的第二导电性的第一掺杂区域;在半导体本体所形成的第二导电性的第二掺杂区域;在第一掺杂区域及第二掺杂区域间所形成的通道区域;在第一掺杂区域上所形成的复数个接触窗;及在半导体本体所形成的及位于通道及接触窗间的第二导电性的井。2.根据申请专利范围第1项的装置,其中该井系与该通道及该接触窗隔开。3.根据申请专利范围第1项的装置,其更进一步包括在第一掺杂区域内形成的复数个岛型物。4.根据申请专利范围第3项的装置,其中该复数个岛型物的至少一个位于该井及该接触窗间。5.根据申请专利范围第3项的装置,其中该井位于该复数个岛型物及该通道间且与该复数个岛型物及该通道隔开。6.根据申请专利范围第3项的装置,其中该复数个岛型物为第一复数个岛型物且该井为第一井,该装置更进一步包括:在第二掺杂区域内形成的第二复数个岛型物;及在第二掺杂区域形成的第二井。7.根据申请专利范围第6项的装置,其中:该第一井系位于该第一复数个岛型物及该通道间且与该第一复数个岛型物及该通道隔开;及该第二井系位于该第二复数个岛型物及该通道间且与该第二复数个岛型物及该通道隔开。8.根据申请专利范围第3项的装置,其中至少一个岛型物系位于该井内。9.根据申请专利范围第1项的装置,其中该第一掺杂区域系耦合至垫,及该第二掺杂区域系耦合至电源导线。10.根据申请专利范围第3项的装置,其中该至少一个岛型物系包括一多晶矽部份。11.根据申请专利范围第3项的装置,其中该至少一个岛型物系包括一隔离层。12.根据申请专利范围第1项的装置,其更进一步包括在通道区域上形成的闸极。13.一种静电放电〈ESD〉保护装置,其包括:第一导电性的半导体本体;在半导体本体形成的第二导电性的第一掺杂区域;在半导体本体形成的第二导电性的第二掺杂区域;在第一及第二掺杂区域间形成的场氧化层的条带;在第一掺杂区域上形成的复数个接触窗;及在半导体本体上的及在位于该场氧化层的条带及该接触窗间的第二导电性的井。14.根据申请专利范围第13项的装置,其中该井系与该场氧化层的条带及该接触窗隔开。15.根据申请专利范围第13项的装置,其更进一步包括在第一掺杂区域形成的复数个岛型物。16.根据申请专利范围第15项的装置,其中该复数个岛型物的至少一个位于该井及该接触窗间。17.根据申请专利范围第15项的装置,其中该井位于该复数个岛型物及该场氧化层的条带间且与该复数个岛型物及该场氧化层的条带隔开。18.根据申请专利范围第13项的装置,其中该第一掺杂区域系耦合至垫,及该第二掺杂区域系耦合至电源导线。19.根据申请专利范围第15项的装置,其中该至少一个岛型物系包括一多晶矽部份。20.根据申请专利范围第15项的装置,其中该至少一个岛型物系包括一隔离层。21.根据申请专利范围第20项的装置,其中该场氧化层的条带系由LOCOS方法形成。22.根据申请专利范围第20项的装置,其中该场氧化层的条带系由沟槽隔离方法形成。23.一种静电放电〈ESD〉保护装置,其包括:第一导电性的半导体本体;在该半导体本体形成的第二导电性的第一掺杂区域;在该半导体本体形成的第二导电性的第二掺杂区域;第一通道区域及第二通道区域,且该第一及第二通道区域在该第一掺杂区域及该第二掺杂区域间形成;在第一掺杂区域上形成的复数个接触窗;及在半导体本体上的及位于该通道区域及该接触窗间的第二导电性的井。24.根据申请专利范围第23项的装置,其更进一步包括分别在该第一及该第二通道区域形成的第一及第二闸极。25.根据申请专利范围第23项的装置,其中该井系与该通道区域及该接触窗隔开。26.根据申请专利范围第23项的装置,其更进一步包括在第一掺杂区域形成的复数个岛型物。27.根据申请专利范围第26项的装置,其中该复数个岛型物的至少一个系位于该井及该接触窗间。28.根据申请专利范围第26项的装置,其中该井位于该复数个岛型物及该通道区域间且与该复数个岛型物及该通道区域隔开。29.根据申请专利范围第26项的装置,其中该至少一个岛型物系位于该井内。30.根据申请专利范围第23项的装置,其中该第一掺杂区域系耦合至垫,及该第二掺杂区域系耦合至电源导线。31.根据申请专利范围第26项的装置,其中该至少一个岛型物系包括一多晶矽部份。32.根据申请专利范围第26项的装置,其中至少一个岛型物系包括隔离层。图式简单说明:第1A图为根据本发明之一较佳实施例的ESD保护装置之配置图。第1B图为第1A图的ESD保护装置沿线A-A的截面视图。第2A图为根据本发明另一较佳实施例的ESD保护装置之配置图。第2B图为第2A图的ESD保护装置沿线B-B的截面视图。第3A图为根据本发明另一较佳实施例的ESD保护装置之配置图。第3B图为第3A图的ESD保护装置沿线C-C的截面视图。第4A图为第1A图的ESD保护装置加入岛型物之配置图。第4B图为第4A图的ESD保护装置沿线D-D的截面视图。第5A图为第2A图的ESD保护装置加入岛型物之配置图。第5B图为第5A图的ESD保护装置沿线E-E的截面视图。第6A图为第3A图的ESD保护装置加入岛型物之配置图。第6B图为第6A图的ESD保护装置沿线F-F的截面视图。第7A图为ESD保护装置之配置图,其系对第6A图的装置进行修饰。第7B图为第7A图的ESD保护装置沿线G-G的截面视图。第8A图为ESD保护装置之配置图,其系对第4A图的装置进行修饰。第8B图为第8A图的ESD保护装置沿线H-H的截面视图。 |
