发明名称 |
快闪记忆胞元及制造方法 |
摘要 |
记忆胞元-形成穿隧晶体管-具有一各别的漂浮栅极(7)以及一控制栅极(9),该个别漂浮栅极(7)以及该控制栅极(9)乃位在源极以及漏极掺杂区(14)之间的一信道区上的一沟槽壁中,而被该等记忆胞元具有一栅极(12),其配置在一另外的沟槽中,通过该栅极,位在介于沟槽之间的一半导体脊状部(13)中的信道区域可以可被驱动。栅极(12)的栅极氧化物(11)可能被做成非常薄,因此,如果经由栅极驱动,尽管是维持好的数据,一高读取电流仍可被获得。 |
申请公布号 |
CN1653616A |
申请公布日期 |
2005.08.10 |
申请号 |
CN03810590.X |
申请日期 |
2003.05.09 |
申请人 |
因芬尼昂技术股份公司 |
发明人 |
F·霍夫曼恩;M·斯佩奇特 |
分类号 |
H01L27/12;H01L27/115;H01L21/84;H01L21/8247;H01L21/28;H01L29/788 |
主分类号 |
H01L27/12 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;张志醒 |
主权项 |
1.一种快闪记忆胞元具有一沟槽(5),形成于一半导体主体或一半导体层(3)的一顶部侧边,一漂浮栅极(7),配置于该沟槽(5)且与全部侧边衔接,该漂浮栅极藉由一第一介电层(6)而与该沟槽的一侧壁的半导体材料绝缘,一控制栅极(9),配置在沟槽中,该控制栅极藉由一第二介电层(8)而与该漂浮栅极(7)绝缘且具有一有电的铅,以及掺杂区(14),用于源极以及漏极,配置在沟槽的一纵方向的侧壁的半导体材料中,乃在漂浮栅极(7)两侧彼此之间具有一距离,该掺杂区具有接点连接且电传导连接到一各别的位线(18),其中一另外的沟槽(15)乃与该沟槽(5)平行配置,其配置位置至具有漂浮栅极(7)的侧壁有一小段距离,因此一窄半导体脊状部(13)便出现在沟槽(5,15)之间,且一栅极(12)乃被配置在半导体脊状部(13)的一侧壁上的另外的沟槽(15)中,并与漂浮电极(7)相对,且藉由一第三介电层(11)半导体材料绝缘,且具有一有电的铅。 |
地址 |
德国慕尼黑 |