可变长度解码装置和可变长度解码方法以及再现系统

摘要

本可变长度解码装置包括存储器，将与任意地址的低位比特侧存储的数据相同的数据配置并存储在该任意地址的下一地址的高位比特侧；至少具有存储器的比特宽度的缓冲寄存器，存储从存储器装载的数据；地址寄存器，将对存储器的访问地址的值(地址值)存储到高位比特侧，将缓冲寄存器已参照的数据数存储在低位比特侧，通过对缓冲寄存器执行使用已参照数据数和本次参照的数据数的数据移位操作，从缓冲寄存器提取出本次应参照的数据，随着提取出数据，将本次参照的数据数与已参照数据数相加以更新地址寄存器的低位比特侧的已参照数据数，当更新后已参照数据数不进位时，维持地址寄存器的高位比特侧存储的地址值，有进位则使用该进位更新到下一地址值。

主权项

1、一种可变长度解码装置，包括：存储器，将与存储在任意地址的低位比特侧的数据相同的数据配置并存储在该任意地址的下一地址的高位比特侧；缓冲寄存器，具有至少与所述存储器的比特宽度相等的比特宽度，以存储从所述存储器装载的数据；地址寄存器，将访问所述存储器的地址的值存储到高位比特侧，将所述缓冲寄存器已参照的数据数存储到低位比特侧，其特征在于：通过对所述缓冲寄存器执行使用了所述已参照数据数和本次参照的数据数的数据移位操作，从该缓冲寄存器提取出用于可变长度解码的本次应参照的数据，响应于从所述缓冲寄存器提取出数据，将本次参照的数据数与该已参照数据数相加，以更新所述地址寄存器的低位比特侧的已参照数据数，当所述地址寄存器的低位比特侧的更新后的已参照数据数不进位时，维持存储到所述地址寄存器的高位比特侧的地址值不变，当更新后的已参照数据数有进位时，使用该进位将地址值更新为下一地址值。