| 发明名称 | 形成半导体器件接触的方法 | ||
| 摘要 | 本发明提供了一种用以形成半导体器件的接触的方法，包括：采用一第一自对准接触(SAC)蚀刻工序将一层间绝缘膜蚀刻一预定厚度，采用一第二SAC蚀刻工序暴露一蚀刻阻挡层，以及蚀刻该蚀刻阻挡层以形成该接触孔。优选地，该第一SAC蚀刻工序和该第二SAC蚀刻工序采用一光刻胶膜图案作为蚀刻掩模。 | ||
| 申请公布号 | CN1649095A | 申请公布日期 | 2005.08.03 |
| 申请号 | CN200410104925.7 | 申请日期 | 2004.12.24 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 金承范 |
| 分类号 | H01L21/28;H01L21/44;H01L21/30;H01L21/027;H01L21/00 | 主分类号 | H01L21/28 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1、一种用于形成一半导体器件的接触的方法，其包括：在一半导体衬底上依次淀积一栅极氧化物膜、一栅极导电层及一硬掩模层以形成一堆叠结构；蚀刻所述栅极氧化物膜、所述栅极导电层及所述硬掩模的堆叠结构以形成一栅极；在包括所述栅极的所述半导体衬底的表面形成一蚀刻阻挡层；依次淀积一平面化的层间绝缘膜和一防反射涂层；在所述防反射涂层上形成暴露一接触区域的光刻胶膜的图案；采用所述光刻胶膜图案作为一蚀刻掩模蚀刻所述防反射涂层；采用所述光刻胶膜图案作为一蚀刻掩模进行第一自对准接触蚀刻工序以蚀刻所述层间绝缘膜一预定厚度；采用所述光刻胶膜图案作为一蚀刻掩模进行第二自对准接触蚀刻工序以暴露所述蚀刻阻挡层；以及蚀刻所述蚀刻阻挡层以形成一接触孔。 | ||
| 地址 | 韩国京畿道 | ||