| 发明名称 |
Architecture for implementing virtual multiqueue fifos |
| 摘要 |
A circuit configured to provide a storage device comprising one or more virtual multiqueue FIFOs. The circuit is generally configured to operate at a preferred clock speed of a plurality of clock speeds.
|
| 申请公布号 |
US6925506(B1) |
申请公布日期 |
2005.08.02 |
| 申请号 |
US20000676704 |
申请日期 |
2000.09.29 |
| 申请人 |
CYPRESS SEMICONDUCTOR CORP. |
发明人 |
RAZA S. BABAR;PAUL SOMNATH |
| 分类号 |
G06F5/06;G06F12/00;G06F13/00;(IPC1-7):G06F12/00 |
主分类号 |
G06F5/06 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
