| 主权项 |
1.一种半导体装置,包含:基板(1);复数个被接合部(2),其形成于上述基板(1)之表面;及半导体元件(6),其配置于上述基板(1)表面上,且在面对上述基板(1)的面之相反的面具有复数个连接垫(10);其中上述复数个连接垫(10),系具有沿着上述半导体元件(6)一边,在上述一边的附近排列成一列之连接垫群(10A);上述复数个被接合部(2),系具有配置在与上述连接垫群(10A)所被配置之半导体元件的边邻接的边外侧之邻接边侧被接合部(2a);上述连接垫群(10A),系具有藉由打线接合而电性连接于上述邻接边侧被接合部(2a)之连接垫(10)。2.如申请专利范围第1项之半导体装置,其中,在上述邻接边侧被接合部(2a)上,藉由打线接合而与排列成一列之上述连接垫群(10A)之最端部之连接垫(10)以外的内侧连接垫(10)电性连接。3.如申请专利范围第1项之半导体装置,其中,排列成一列之上述连接垫群(10A)之全部之连接垫(10),系藉由打线接合而与复数个上述邻接边侧被接合部(2a)之其一电性连接。4.如申请专利范围第1项之半导体装置,其更具有叠层于上述半导体元件(6A)之其他半导体元件(6B);在上述半导体元件(6B)的表面,形成有复数个连接垫(10),其具有沿着上述其他半导体元件(6B)一边,在上述一边的附近排列成一列之其他连接垫群(10A);以上述连接垫群(10A)所被配置之上述半导体元件(6A)的边及上述其他连接垫群(10A)所被配置之上述其他半导体元件(6B)的边位于相互平行之假想线(L1、L2)的方式,将上述半导体元件(6A)及其他半导体元件(6B)叠层。5.如申请专利范围第1项之半导体装置,其更具有叠层于上述半导体元件(6A)之其他半导体元件(6B);在上述半导体元件(6B)的表面,形成有复数个连接垫(10),其具有沿着上述其他半导体元件(6B)一边,在上述一边的附近排列成一列之其他连接垫群(10A);以上述连接垫群(10A)所被配置之上述半导体元件(6A)的边及上述其他连接垫群(10A)所被配置之上述其他半导体元件(6B)的边位于相互交又之假想线(L1、L2)的方式,将上述半导体元件(6A)及其他半导体元件(6B)叠层。图式简单说明:图1为概略显示本发明之实施形态1中半导体装置之构成的平面图;省略成型树脂之示意图。图2为沿图1中II-II线之概略剖面图。图3系为了说明本说明书中「连接垫群所被配置之半导体元件的边所邻接的边」之定义的说明图。图4系为了说明半导体元件之连接垫的配置位置与边之距离的说明图。图5显示习知之搭接手指并未在本说明书中「连接垫群所被配置之半导体元件的边所邻接的边」配置的示意图。图6A~6C系为了说明本发明之实施形态中半导体装置之效果的说明图。图7为显示被引出至「连接垫群所被配置之半导体元件的边所邻接的边之外侧」的打线系为复数个之示意图。图8为显示打线之较佳第1例的剖面图。图9为显示打线之较佳第2例的剖面图。图10A及10B系为了说明在本发明之实施形态2中,可使半导体装置的外形变小之第1平面图。图11系为了说明在本发明之实施形态2中,可使半导体装置的外形变小之第2平面图。图12A及12B系为了说明在本发明之实施形态2中,可使半导体装置的外形变小之第3平面图。图13为显示半导体元件之叠层构成之第1例之平面图。图14为显示半导体元件之叠层构成之第2例之平面图。图15为显示半导体元件之叠层构成之第3例之平面图。图16为显示半导体元件之叠层构成之第4例之平面图。图17为显示半导体元件之叠层构成之第5例之平面图。图18为显示在半导体元件叠层的情况之打线的较佳例之剖面图。 |
