| 摘要 |
Ein Multithread-Prozessor nach der erfinderischen Architektur ist ein getakteter Multithread-Prozessor (1) zur Datenverarbeitung von N Threads mittels einer Standardprozessorrumpfeinheit (2), wobei ein durch die Standardprozessorrumpfeinheit (2) aktuell abzuarbeitender Thread T¶j¶ ohne Taktzyklusverlust durch ein Umschalt-Triggersignal (UTS) auf einen anderen Thread T¶l¶ umschaltbar ist, wobei das Umschalt-Triggersignal (UTS) in Folge eines aus einem Programmbefehlsspeicher (3) geholten, latenzzeitimplizierenden Programmbefehls des aktuell abzuarbeitenden Threads T¶j¶, der eine Latenzzeit für die Standardprozessorrumpfeinheit (2) bewirkt, generiert wird, bevor der geholte, latenzzeitimplizierende Programmbefehl durch die Standardprozessorrumpfeinheit (2) decodiert wird.
|
