发明名称 绝缘栅极型半导体装置及其制造方法
摘要 一种绝缘栅极型半导体装置及其制造方法,其解决由于层间绝缘膜从衬底表面突出而产生的如下可靠性问题等,在形成于其上的源电极上产生有分步敷层,引线结合时的应力使层间绝缘膜或衬底产生裂纹,而不能均匀地形成源电极而配线电阻增大。将层间绝缘膜完全埋入槽内。由此,由于源电极可大致平坦地在栅电极上部形成,故可防止分步敷层产生的不良。在裂纹,源极区域底盘区域、层间绝缘膜形成的三个工序中使用一片掩膜,可减小掩膜的对准误差的裕量,可实现比线宽限制的限界值更紧缩的设计。
申请公布号 CN1645628A 申请公布日期 2005.07.27
申请号 CN200410103716.0 申请日期 2004.12.28
申请人 三洋电机株式会社 发明人 恩田全人;久保博稔;宫原正二;石田裕康;斋藤洋明
分类号 H01L29/78;H01L21/336 主分类号 H01L29/78
代理机构 北京市柳沈律师事务所 代理人 李贵亮;杨梧
主权项 1、一种绝缘栅极型半导体装置,其特征在于,包括:作为漏极区域的单导电型半导体衬底;设于所述漏极区域表面上的逆导电型沟道层;贯通所述沟道层设置的槽;设于该槽内壁的栅极绝缘膜;埋入所述槽内的栅电极;邻接所述槽设置的单导电型源极区域;埋入所述槽内,中心附近的膜厚比周边部的膜厚薄的层间绝缘膜;大致平坦地覆盖所述栅电极上,和所述源极区域接触的源电极。
地址 日本大阪府