发明名称 堆叠单元片半引线器件
摘要 堆叠多芯片封装(100)具有基础载体(102)和底集成电路单元片(104),其中基础载体(102)具有顶侧面(108)和底侧面(110),底集成电路单元片(104)具有附着在基础载体顶侧面(108)上的底表面(112)和相对的顶表面(114)。顶表面(114)具有包括多个第一键合垫的外周区域和区域(120)。在底单元片(104)顶表面(114)的外周区域和区域(120)之间形成垫圈(124)。顶集成电路单元片(106)具有位于底单元片(104)上方的底表面,且顶单元片(105)的底表面通过垫圈(124)附着在底单元片(104)的顶表面(114)上。垫圈(124)维持底单元片(104)与顶单元片(106)之间的预定间隔,从而在顶单元片(106)贴附于底单元片(104)时,连接底单元片(104)和基础载体(102)的第一布线(122)的丝线键合不被破坏。
申请公布号 CN1647277A 申请公布日期 2005.07.27
申请号 CN03804808.6 申请日期 2003.02.07
申请人 自由度半导体公司 发明人 卢威耀;艾兹哈·B.·艾尔宾;光·B.·涂
分类号 H01L25/065 主分类号 H01L25/065
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 秦晨
主权项 1.一种堆叠多芯片封装,包括:基础载体,其具有顶侧面和底侧面;底集成电路单元片,其具有附着在基础载体顶侧面上的底表面和相对的顶表面,该顶表面具有包括多个第一键合垫的外周区域和中央区域;垫圈,其形成于底单元片顶表面的外周区域和中央区域之间;和顶集成电路单元片,其具有底表面,其中顶单元片位于底单元片的上方,且顶单元片的底表面通过垫圈附着在底单元片的顶表面上,其中垫圈维持底单元片和顶单元片之间的预定间隔。
地址 美国得克萨斯州