发明名称 |
非易失半导体存储器件的制造方法 |
摘要 |
制造一种AND快闪存储器,其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中,砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后,要解决漏极干扰问题,利用ISSG(原位蒸汽产生)氧化法热处理衬底,以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。 |
申请公布号 |
CN1645596A |
申请公布日期 |
2005.07.27 |
申请号 |
CN200510002656.8 |
申请日期 |
2005.01.21 |
申请人 |
株式会社瑞萨科技 |
发明人 |
金光贤司;森山卓史;细田直宏;原口惠一;足立哲生 |
分类号 |
H01L21/8247;H01L21/8246;H01L21/8239;H01L27/115;H01L27/10;H01L29/788 |
主分类号 |
H01L21/8247 |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种非易失半导体存储器件的制造方法,包括以下步骤:(a)在第一导电类型的半导体衬底的主表面上方形成主要由氧化硅组成的第一绝缘膜,并构图所述第一绝缘膜上方形成的第一导电膜,由此形成在所述半导体衬底的所述主表面的第一方向中延伸的多个第一栅极;(b)根据倾斜离子注入技术,在各所述第一栅极的其中一个侧壁附近的部分中,将杂质引入所述半导体衬底内,以形成源极和漏极,每个由第二导电类型的半导体区制成;(c)所述步骤(b)之后,利用ISSG氧化法热处理所述半导体衬底,以允许在相邻第一栅极之间包括所述第一栅极的所述侧壁附近的所述第一绝缘膜形成得更厚;(d)所述步骤(c)之后,各向异性蚀刻形成在所述半导体衬底上方的第二绝缘膜,以在所述第一栅极的各侧壁上方形成由所述第二绝缘膜组成的侧壁间隔层;以及(e)所述步骤(d)之后,构图所述半导体衬底上方形成的第二导电膜,以在相邻的第一栅极之间形成由所述第二导电膜组成的第二栅极。 |
地址 |
日本东京都 |