发明名称 提高FPGA可靠性的局部复位方法与装置
摘要 本发明公开了一种提高FPGA可靠性的局部复位方法与装置,包括:错误状态寄存器、复位信号产生模块、复位实施控制模块和复位保持/取消模块;分析从RECEIVER数据接收到TRANSMITTER数据发送整个链路上所有功能模块的工作状态,若处于非正常状态,则判断该非正常状态是否必须通过复位进行解决,若是,则针对非正常状态划定局部复位的范围,并生成对划定复位单元的复位指令;复位指令发出后,在划定复位单元的一轮循环操作完成后的间歇时间进行复位。本发明一方面通过局部复位保证异常单元恢复正常工作,一方面将对整个系统的损害降到最低,一方面有力的保证了复位实施的可控性。提高了FPGA工作的可靠性。
申请公布号 CN1645810A 申请公布日期 2005.07.27
申请号 CN200410009823.7 申请日期 2004.11.18
申请人 北京锐安科技有限公司 发明人 何喆
分类号 H04L12/24 主分类号 H04L12/24
代理机构 北京君尚知识产权代理事务所 代理人 邵可声
主权项 1、一种提高FPGA可靠性的局部复位方法,包括以下步骤,1)分析从RECEIVER数据接收到TRANSMITTER数据发送整个链路上所有功能模块的工作状态,若处于非正常状态,则判断该非正常状态是否必须通过复位进行解决,若是,则进入步骤2);2)针对所述非正常状态划定局部复位的范围,并生成对所述划定复位单元的复位指令;3)所述复位指令发出后,在划定复位单元的一轮循环操作完成后的间歇时间进行复位。
地址 100037北京市海淀区阜成路16号航天科技大厦407室