发明名称 半导体装置及其制造方法
摘要 本发明是有关于一种半导体装置及其制造方法。提供能够一边希望维持电晶体的性能,一边适当地抑制其阻抗增大的半导体装置及其制造方法。在P井30中,在P通道的高耐压电晶体UNT的源极区域31和通道33之间,或在汲极区域32和通道33之间形成槽34、35,在该槽34、35内填充绝缘物34z、35z。而且,在P井30中,从通道33一侧向源极区域31一侧沿着槽34形成其杂质浓度比源极区域31小的轻掺杂汲极(LDD,Lightly Doped Drain)区域36。另外,在P井30中,从通道33一侧向汲极区域32一侧沿着槽35形成其杂质浓度比汲极区域32小的的LDD区域37。
申请公布号 TWI236769 申请公布日期 2005.07.21
申请号 TW093102475 申请日期 2004.02.04
申请人 三洋电机股份有限公司 发明人 北原明直
分类号 H01L29/78 主分类号 H01L29/78
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种半导体装置,其特征在于,包括:在半导体基板的主面隔开规定距离形成的源极区域和汲极区域;在所述半导体基板上形成的闸电极;在所述半导体基板的主面,在所述闸电极的下方以及所述源极区域和汲极区域的至少一方之间用规定的深度形成、并填充了绝缘物的槽;以及沿着所述槽形成、具有比所述源极区域和汲极区域低的杂质浓度的轻掺杂汲极。2.如申请专利范围第1项所述的半导体装置,其特征在于,所述轻掺杂汲极除所述槽的表面外,还延伸到所述源极区域和汲极区域的至少一方的下方区域,且被配置在所述源极区域和汲极区域的至少一方的下方区域的所述轻掺杂汲极的一端在与所述槽连接的同时,另一端与元件分离区域连接。3.如申请专利范围第1项或2项所述的半导体装置,其特征在于,所述轻掺杂汲极区域在所述闸电极的下方区域附近宽度变窄。4.如申请专利范围第1项所述的半导体装置,其特征在于,更包括在所述半导体基板的主面形成的第1井,以及在所述第1井内形成比所述槽更深的第2井。5.如申请专利范围第4项所述的半导体装置,其特征在于,所述第1井和第2井在所述槽的下方区域具有使距离所述半导体基板的主面的深度扩大的台阶高差。6.一种半导体装置的制造方法,适用于在具有在半导体基板的主面隔开规定的间隔的源极区域和汲极区域的同时,与源极区域和汲极区域对应形成轻掺杂汲极,其特征在于,该制造方法包括:在半导体基板的主面与所述源极区域和汲极区域的至少一方连接并形成规定深度的槽的第1步骤;对所述槽注入杂质,沿着所述槽形成轻掺杂汲极的第2步骤;在所述槽中填充绝缘物的第3步骤;在所述半导体基板上经由闸极绝缘膜形成闸电极的第4步骤;以及在所述源极区域和汲极区域注入高浓度的杂质,形成所述源极区域和汲极区域的第5步骤。7.如申请专利范围第6项所述的半导体装置的制造方法,其特征在于,更包括在所述第3步骤后,将所述闸电极设定为罩幕,并在所述半导体基板的主面注入所述杂质,在所述源极区域和汲极区域形成所述轻掺杂汲极的步骤。8.如申请专利范围第6项所述的半导体装置的制造方法,其特征在于,所述第1步骤具有在所述半导体基板上图案形成设定为罩幕的步骤,以及将所述被图案形成的膜设定为罩幕并对所述半导体基板进行蚀刻的步骤,所述第2步骤具有部分地除去所述被图案形成的膜中的所述槽的开口上端部分附近的步骤,以及将所述部分地被除去的膜设定为罩幕,注入杂质,并沿着所述槽形成所述轻掺杂汲极,同时,在所述源极区域和汲极区域的至少一方中形成所述轻掺杂汲极的步骤。9.如申请专利范围第6~8项中任何一项所述的半导体装置的制造方法,其特征在于,更包括通过在所述第1步骤后,在所述第3步骤前,在所述槽的底部一旦注入杂质,在所述第3步骤后,在所述半导体基板中注入杂质,在所述槽的下方区域形成具有使距离所述半导体基板的主面的深度扩大的台阶高差的井。10.如申请专利范围第6~8项中任何一项所述的半导体装置的制造方法,其特征在于,在所述第1步骤中,与形成所述槽的同时,形成元件分离槽。11.如申请专利范围第10项所述的半导体装置的制造方法,其特征在于,在所述第3步骤中,与在所述槽中填充绝缘物的同时,在所述元件分离槽中填充绝缘物。图式简单说明:图1(a)、1(b)、1(c)是表示关于本发明的半导体装置的第1实施形态的构成的图。图2(a)~2(c)是表示该实施形态的制造步骤的剖面图。图3(a)~3(c)是表示该实施形态的制造步骤的剖面图。图4(a)~4(c)是表示该实施形态的制造步骤的剖面图。图5是表示关于本发明的半导体装置的第2实施形态的构成的剖面图。图6(a)~6(c)是表示该实施形态的制造步骤的剖面图。
地址 日本