| 主权项 |
1.一种程式化单层复晶矽可电程式化唯读记忆体(EPROM)单元之方法,该单层复晶矽EPROM单元包含有形成于一P型基底之N型井上之P通道浮置闸极电晶体,以及一N通道耦合元件;该P通道浮置闸极电晶体包含有P+汲极、P+源极、由该P+汲极与P+源极所定义之P通道、设于该P通道上之隧穿氧化层,以及设于该隧穿氧化层上的掺杂多晶矽浮置闸极;该N通道耦合元件包含有一多晶矽浮置电极,其电连接该P通道浮置闸极电晶体之掺杂多晶矽浮置闸极,且该多晶矽浮置电极电容耦合(capacitive couple)至形成于该P型基底上之控制掺杂区,该控制掺杂区与该N型井电性隔绝;该方法包含有:使该P型基底接地(grounding);使该N型井接地;提供一负电压予该P通道浮置闸极电晶体之该P+汲极;使该P通道浮置闸极电晶体之该P+源极接地(grounding)或浮置(floating);以及提供一正电压予该控制掺杂区,使该正电压耦合至该掺杂多晶矽浮置闸极,而于其上产生一接近该正电压之耦合电压,造成该P通道浮置闸极电晶体之P通道在关闭(OFF)状态下,该P+汲极与该N型井之接面产生空乏区,并由于带对带隧穿(BTBT)机制产生电子电洞对,其中电子经由该空乏区电场加速注入该掺杂多晶矽浮置闸极中,完成写入动作。2.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该正电压为Vcc电压。3.如申请专利范围第2项所述之程式化单层复晶矽EPROM单元之方法,其中该Vcc电压为+3.3伏特之输入/输出供应电压。4.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该正电压为Vcc~2Vcc电压。5.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该负电压为-Vcc电压。6.如申请专利范围第5项所述之程式化单层复晶矽EPROM单元之方法,其中该负电压为-3.3伏特之输入/输出供应电压。7.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该控制掺杂区与该N型井之间为一场氧化层。8.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该控制掺杂区与该N型井之间为一浅沟绝缘层。9.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该N通道耦合元件之该多晶矽浮置电极为N型掺杂多晶矽浮置电极。10.如申请专利范围第1项所述之程式化单层复晶矽EPROM单元之方法,其中该隧穿氧化层之厚度约为65埃。11.一种程式化单层复晶矽可电程式化唯读记忆体(EPROM)单元之方法,该单层复晶矽EPROM单元包含有形成于一P型基底之N型井上之P通道浮置闸极电晶体,以及一N通道耦合元件;该P通道浮置闸极电晶体包含有P+汲极、P+源极、由该P+汲极与P+源极所定义之P通道、设于该P通道上之隧穿氧化层,以及设于该隧穿氧化层上的掺杂多晶矽浮置闸极;该N通道耦合元件包含有一多晶矽浮置电极,其电连接该P通道浮置闸极电晶体之掺杂多晶矽浮置闸极,且该多晶矽浮置电极电容耦合至形成于该P型基底上之控制掺杂区,该控制掺杂区与该N型井电性隔绝;该方法包含有:使该P型基底接地;使该N型井接地;提供-Vcc电压予该P通道浮置闸极电晶体之该P+汲极;提供一正电压予该P通道浮置闸极电晶体之该P+源极;以及提供+Vcc电压予该控制掺杂区,使该Vcc电压耦合至该掺杂多晶矽浮置闸极。12.如申请专利范围第11项所述之程式化单层复晶矽EPROM单元之方法,其中,接至该P通道浮置闸极电晶体之该P+源极之该正电压其大小需足使该P通道浮置闸极电晶体之该P+源极、P+汲极与该N型井产生寄生双载子电晶体(parasitic bipolar junctiontransistor)。13.如申请专利范围第12项所述之程式化单层复晶矽EPROM单元之方法,其中,该P+源极视为该寄生双载子电晶体的射极(Emitter),该N型井视为寄生双载子电晶体的基极(Base),而该P+汲极视为该寄生双载子电晶体的集极(Collector),当该寄生双载子电晶体形成同时会产生一集极-射极电流ICE,使大量电子流至该P+汲极端,进而大幅提升写入效率。14.如申请专利范围第11项所述之程式化单层复晶矽EPROM单元之方法,其中该正电压约为+0.7伏特。15.如申请专利范围第11项所述之程式化单层复晶矽EPROM单元之方法,其中该Vcc电压为+3.3伏特之输入/输出供应电压。16.如申请专利范围第11项所述之程式化单层复晶矽EPROM单元之方法,其中该隧穿氧化层之厚度约为65埃。图式简单说明:图一为本发明单层复晶矽EPROM记忆体之上视示意图;图二为图一中单层复晶矽EPROM记忆体沿着切线AA之剖面示意图;图三为图一中单层复晶矽EPROM记忆体沿着切线BB之剖面示意图;图四为图一中单层复晶矽EPROM记忆体沿着切线CC之剖面示意图;图五及图六说明本发明另一较佳实施例之单层复晶矽EPROM记忆体之快速低电压写入操作方法。 |
