| 主权项 |
1.一种用于一电阻式记忆体装置之积体电荷感测电路,其包括:一数位线,其系与一第一电容器耦合;一比较器,其系与该数位线耦合以决定该数位线上的一电压是否已超过一预定临界电压位准,该比较器具有一输出,其在当该第一电容器上的该电压超过该预定临界电压位准时的一第一状态与当该第一电容器上的该电压小于该预定临界电压位准的一第二状态之间切换;一第二电容器,其系根据该比较器之该输出交替地与该数位线连接及断开,当该比较器之该输出系在该第一状态时,该第二电容器系与该数位线连接;当该比较器之该输出系在一第二状态时,该第二电容器系与该数位线断开;以及一计数器,其系用以计数该比较器切换为该第一状态的次数。2.如申请专利范围第1项之积体电荷感测电路,其进一步包括一数位比较电路,其系用以将该计数器中的该计数与一预定数値比较。3.如申请专利范围第1项之积体电荷感测电路,其中该预定临界电压位准约为VCC/2-VOS,其中VCC为一供应电压,而VOS为该比较器之一参考电压输入处的一偏移电压。4.如申请专利范围第1项之积体电荷感测电路,其进一步包括一第一开关,其系用以根据该比较器之该输出交替地将该数位线与该第二电容器连接及断开。5.如申请专利范围第1项之积体电荷感测电路,其进一步包括一第二开关,其系用以当该第二电容器与该数位线断开时对该第二电容器进行放电。6.如申请专利范围第1项之积体电荷感测电路,其中该比较器为定时脉时,该比较器系回应该时脉信号中的一转变而执行一比较。7.如申请专利范围第1项之积体电荷感测电路,其中该第一电容器为一离散电容器。8.如申请专利范围第1项之积体电荷感测电路,其中该第一电容器为该数位线之一寄生电容。9.如申请专利范围第1项之积体电荷感测电路,其中该第一电容器为一离散电容器以及该数位线之一寄生电容。10.如申请专利范围第1项之积体电荷感测电路,其中该比较器之该输出系在该第一状态,以回应在出现一第一时脉信号转变时大于一参考电压输入的一第一输入;以及该比较器之该输出系在该第二状态,以回应当出现该第一时脉信号转变时小于该参考电压输入的该第一输入。11.如申请专利范围第10项之积体电荷感测电路,其中该比较器之该输出系在该第二状态以回应一第二时脉信号转变。12.如申请专利范围第1项之积体电荷感测电路,其中一供应电压系施加于该电阻式记忆体装置之一记忆体单元,并且该供应电压系进一步施加于该比较器之一参考电压输入。13.如申请专利范围第1项之积体电荷感测电路,其中该记忆体装置包括一记忆体单元,其系与一存取电晶体连接。14.一种用于一电阻式记忆体装置之积体电荷感测电路,其包括:一数位线,其包括一第一电容器,该电容器将藉由在运行期间透过一电阻式记忆体单元泄漏的电流加以充电;一第一电路,其系用以量测该第一电容器上的电压,并在当该数位线上的该电压超过一预定临界电压位准时的一第一状态与当该第一电容器上的该电压小于该预定临界电压位准时的一第二状态之间切换;以及一计数器,其系用以计数该第一电路在一预定时间周期内系在该第一状态及该第二状态之一状态的次数。15.如申请专利范围第14项之积体电荷感测电路,其进一步包括一数位比较电路,其系用以将该计数器中的一计数与一预定数値比较,以决定该记忆体单元之一逻辑状态。16.如申请专利范围第14项之积体电荷感测电路,其中该第一电路包括一比较器,其系用以将该第一电容器上的该电压与该预定临界电压位准比较。17.如申请专利范围第16项之积体电荷感测电路,其中该预定临界电压位准约为VCC/2-VOS,其中VCC为一供应电压,而VOS为该比较器之一参考电压输入处的一偏移电压。18.如申请专利范围第16项之积体电荷感测电路,其进一步包括一第一开关,其系用以根据该比较器之一输出交替地将一第二电容器与该数位线连接及断开,以对该第一电容器进行放电;以及一第二开关,其用以当该第二电容器与该数位线断开时对该第二电容器进行放电。19.如申请专利范围第16项之积体电荷感测电路,其中该比较器为定时脉时,该比较器系回应进入一第一状态的一时脉信号而执行一比较。20.如申请专利范围第14项之积体电荷感测电路,其中该第一电容一器为一离散电容器。21.如申请专利范围第14项之积体电荷感测电路,其中该第一电容器为该数位线之一寄生电容。22.如申请专利范围第14项之积体电荷感测电路,其中该第一电容器为一离散电容器以及该数位线之一寄生电容。23.如申请专利范围第19项之积体电荷感测电路,其中该比较器之该输出系在高状态,以回应当该时脉信号进入该第一状态时大于一参考电压输入的一第一输入;以及该比较器之该输出系在低状态,以回应当该时脉信号进入该第一状态时小于该参考电压输入的该第一输入。24.如申请专利范围第23项之积体电荷感测电路,其中该比较器之该输出进入低状态,当该时脉信号进入一第二状态。25.如申请专利范围第14项之积体电荷感测电路,其中一供应电压系施加于该电阻式记忆体装置之一记忆体单元,并且该供应电压系进一步施加于该比较器之一参考电压输入。26.如申请专利范围第14项之积体电荷感测电路,其中该电阻式记忆体单元系藉由一存取电晶体与一字元线及一行线耦合。27.一种用以决定一电阻式记忆体单元之一电阻之方法,其包括:a)采用透过该电阻式记忆体单元传导的电流对一第一电容器进行充电;b)将该第一电容器上的一电压与一预定临界电压位准比较;c)若该第一电容器上的该电压具有与该预定临界电压位准的一预定关系,则对该第一电容器进行放电;d)断开该第一电容器之该放电;e)在一预定时间周期期间重复步骤a)至d);以及f)在步骤a)至c)之该重复期间,计数该第一电容器上的该电压具有与该临界数値之该预定关系的次数,以决定该记忆体单元之一电阻。28.如申请专利范围第27项之方法,其中该预定临界电压约为VCC/2-VOS,其中VCC为一供应电压,而VOS为一比较器之一参考电压输入处的一偏移电压。29.如申请专利范围第27项之方法,其中该放电系藉由闭合一开关加以完成。30.如申请专利范围第27项之方法,其中该放电包括将一第二电容器与该第一电容器耦合。31.如申请专利范围第30项之方法,其进一步包括于该第一电容器进行充电之一时间期间对该第二电容器进行放电。32.如申请专利范围第27项之方法,其中执行该比较以回应进入一预定状态的一时脉信号。33.如申请专利范围第27项之方法,其中该第一电容器为一离散电容器。34.如申请专利范围第27项之方法,其中该第一电容器为一数位线之一寄生电容。35.如申请专利范围第27项之方法,其中该第一电客器为一离散电容器以及一数位线之一寄生电容。36.如申请专利范围第27项之方法,其中,当该第一电容器电压大于该临界电压位准时,该比较之一结果为一逻辑状态,而当该第一电容器电压小于该临界电压位准时,该较之一结果为另一逻辑状态。37.如申请专利范围第36项之方法,其中执行该比较以回应进入一预定状态的一时脉信号。38.一种电脑系统,其包括:一处理器;以及一电阻式记忆体装置,其系经由一滙流排与该处理器耦合,该电阻式记忆体装置包括一记忆体单元及用于该记忆体单元的一积体电荷感测电路,该积体电荷感测电路包括:一数位线,其包括一第一电容器,该电容器将藉由在一读取操作期间流经该电阻式记忆体单元的电流加以充电;一电路,其系用以量测该第一电容器上的一电压,并在当该第一电容器上的该电压超过一预定临界电压位准时的一第一状态与当该第一电容器上的该电压小于该预定临界电压位准时的一第二状态之间切换;以及一计数器,其系用以计数该电路在一预定时间周期内系在该第一状态及该第二状态之一状态的次数。39.一种电阻式记忆体装置,其包括:一积体电荷感测电路,该积体电荷感测电路包括:一数位线,其包括一第一电容器,该电容器将藉由在一读取操作期间流经一电阻式记忆体单元的电流加以充电;一电路,其系用以量测该第一电容器上的一电压,并在当该第一电容器上的该电压超过一预定临界电压位准时的一第一状态与当该第一电容器上的该电压小于该预定临界电压位准时的一第二状态之间切换;以及一计数器,其系用以计数该电路在一预定时间周期内系在该第一状态及该第二状态之一状态的次数。40.一种用以决定一电阻式记忆体单元之一电阻之方法,其包括:采用透过该电阻式记忆体单元传导的电流对与一数位线耦合的一第一电容器进行充电;将一数位线上的一电压与一预定临界电压位准比较;若该数位线上的该电压超过该预定临界电压位准,则将电荷自该第一电容器传送至一第二电容器;若该数位线上的该电压下降至该预定临界电压位准以下,则断开自该第一电容器的该电荷之该传送;在一预定时间周期期间重复该等充电、比较、传送以及停止步骤;以及计数该数位线上的该电压在该预定时间周期期间超过该预定临界电压位准的次数。41.如申请专利范围第40项之方法,其中该预定临界电压约为约VCC/2-VOS,其中VCC为一供应电压,而VOS为一比较器之一参考电压输入处的一偏移电压。42.如申请专利范围第40项之方法,其中该传送电荷步骤包括传送电荷至与该数位线连接的一第二电容器。43.如申请专利范围第40项之方法,其进一步包括该第二电容器进行放电,当断开自该第一电容器的电荷之该传送。44.一种用以读取一电阻式记忆体单元之读取电路,该电路包括:一存取电晶体,其系用以引起一电流在一读取操作期间透过该记忆体单元流至一数位线;一第一电容器,其系与该数位线耦合以将该数位线充电至一电压,以回应该电流;一定时比较器,其具有与该数位线耦合的一第一输入※及用以接收一参考电压的一第二输入,该比较器对在该等第一及第二输入处的电压位准进行一比较以回应一第一时脉信号之一第一状态,并且若该数位线电压大于该参考电压则提供一第一输出状态,而若该参考电压大于该数位线电压,则提供一第二输出状态;一第二电容器;一第一开关元件,其回应该比较器之该第一状态以将该第二电容器与该数位线耦合,从而减小该数位线上的该电压,并且回应该比较器之该第二状态以将该第二电容器与该数位线解耦合。45.如申请专利范围第44项之读取电路,其进一步包括一计数器,该计数器系用以计数该比较器电路在一预定时间周期内系在该第一状态及该第二状态之一状态的次数。46.如申请专利范围第44项之读取电路,其中该比较器进入该第二输出状态中以回应该第一时脉信号之一第二状态。47.如申请专利范围第44项之读取电路,其中该第二开关系藉由该比较器之该输出状态加以控制。48.如申请专利范围第44项之读取电路,其中该第二开关系藉由一第二时脉信号之一第一状态加以控制,该第二时脉信号具有时间上与该第一时脉信号之脉冲交错的脉冲。图式简单说明:图1为解说与电阻式记忆体单元之阵列耦合的本发明之具体实施例的积体电荷感测电路的示意图;图2为用于本发明的非重叠时脉产生电路之示范性方块图;图3为图1之积体电荷感测电路的运行之一组时序图;以及图4为使用包括本发明之积体电荷感测电路的电阻式记忆体单元之示范性电脑系统。 |
