| 主权项 |
1.一种半导体装置,包含:一晶粒,其包括:多数个建构呈一阵列的焊垫;第一多数个驱动器单元,设置一最近的晶粒边缘与该等多数个焊垫之间;以及第二多数个驱动器单元,设置于该等多数个焊垫内部;以及一引线框,包括多数个引线指部,该等多数个引线指部系藉多数条焊线耦合到该等多数个焊垫。2.如申请专利范围第1项所述之半导体装置,其中该等多数个焊垫系建构呈一交错式阵列。3.如申请专利范围第2项所述之半导体装置,进一步包含多数个前级驱动器单元,其等较该等第二多数个驱动器单元更远离最近的晶粒边缘设置。4.如申请专利范围第3项所述之半导体装置,其中该等多数个焊垫系建构呈一交错式阵列,其包括一内环及一外环焊垫。5.如申请专利范围第4项所述之半导体装置,进一步包含多数个金属接点,各该等多数个金属接点耦合该等第一及第二多数个驱动器之其中之一到该等多数个焊垫的其中之一。6.如申请专利范围第5项所述之半导体装置,进一步包含多数个导电内连线,各该等多数个前级驱动器单元藉着至少该等多数个导电内连线的其中之一耦合到该等第一及第二多数个驱动器单元的其中之一。7.如申请专利范围第6项所述之半导体装置,其中各该等多数个导电内连线在宽度上实质上较窄于各该等多数个金属接点。8.如申请专利范围第7项所述之半导体装置,其中该等第一及第二多数个驱动器单元各具有大约为80微米的宽度。9.一种半导体装置,包含:一晶粒,其包括多数个建构呈一阵列的焊垫;第一多数个驱动器单元,设置于一最近的晶粒边缘与该等多数个焊垫之间;以及第二多数个驱动器单元,设置于该等多数个焊垫内部;以及一引线框,包括多数个锡球,该等多数个锡球系藉多数条焊线耦合到该等多数个焊垫。10.如申请专利范围第9项所述之半导体装置,其中该等多数个焊垫系建构呈一交错式阵列。11.如申请专利范围第10项所述之半导体装置,进一步包含多数个前级驱动器单元,其等较该等第二多数个驱动器单元更远离最近的晶粒边缘设置。12.如申请专利范围第11项所述之半导体装置,其中该等多数个焊垫系建构呈一交错式阵列,其包括一内环及一外环焊垫。13.如申请专利范围第12项所述之半导体装置,进一步包含多数个金属接点,各该等多数个金属接点耦合该等第一及第二多数个驱动器之其中之一到该等多数个焊垫的其中之一。14.如申请专利范围第13项所述之半导体装置,进一步包含多数个导电内连线,各该等多数个前级驱动器单元藉着至少该等多数个导电内连线的其中之一耦合到该等第一及第二多数个驱动器单元的其中之一。15.如申请专利范围第14项所述之半导体装置,其中各该等多数个导电内连线在宽度上实质上较窄于各该等多数个金属接点。16.如申请专利范围第15项所述之半导体装置,其中该等第一及第二多数个驱动器单元各具有大约为80微米的宽度。图式简单说明:第1图系一典型球栅阵列半导体装置的剖面图;第2图系一习知半导体晶粒一部分的方块图;第3图系一根据本发明所建构之一半导体晶粒之一实施例的一部分的方块图;第4图系一用以最佳化具有交错式焊垫之积体电路的驱动器布局之方法的实施例的流程图;以及第5图系一包括根据本发明而实施之半导体晶粒的一球栅阵列半导体装置的剖面图。 |
