| 主权项 |
1.一种动态差分积分信号时脉调变器,该时脉调变 器包括: 一撷取多数n-bit滙流排输入信号之累加器; 一数位信号比较器,二输入端分别耦接上述累加器 及一设定値常数输入源,产生数位信号,作为高低 电位转态输出信号及数位/数位转换器之输入信号 ; 一数位/数位转换器,输入端耦接上述数位信号比 较器,产生一回授数位信号输出至累加器。 2.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该累加器,含有一数位加法器,撷 取多数n-bit滙流排输入信号,并产生数位输出信号; 以及一数位暂存器,输入端耦合前述数位加法器输 出端,并产生一数位滙流排信号输出。 3.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该累加器撷取之输入信号,系撷 取于计算用电数値n-bit滙流排输入物理量暨数値 之信号、累加器产生之数位输出信号的回授信号 、以及上述数位信号比较器输出经数位/数位转换 器回授的数位信号。 4.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该设定値常数输入源,系耦接一 讯号输入源,以输入一参考値常数,作为与第一输 入数位信号比较之第二输入数位信号设定値常数 。 5.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该设定値常数输入源,系内设设 定値常数输入源输入的临界値常数,作为与第一输 入数位信号比较之第二输入数位信号设定値常数 。 6.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该设定値常数输入源,系外部输 入的比较値、临界値、参考値之其一,作为与第一 输入数位信号比较之第二输入数位信号设定値常 数。 7.如申请专利范围第1项所述的动态差分积分信号 时脉调变器,其中,该数位信号比较器输出端,在第 一输入数位信号比较等于第二输入数位信号时,前 述输出端会产生高低电位转态的输出,即转换形成 为频率数位信号输出。 8.一种动态差分积分信号时脉调变器,该时脉调变 器包括: 由输入端撷取多数n-bit滙流排输入信号之累加器, 用以信号数値累加与暂存,并产生一数位数位滙流 排信号,作为数位信号比较器第一输入数位信号之 输入信号; 一数位信号比较器,二输入端分别耦接上述累加器 及一设定値常数输入源,产生数位信号,作为高低 电位转态输出信号及数位/数位转换器之输入信号 ; 一数位/数位转换器,输入端耦接上述数位信号比 较器,产生一回授数位信号输出至累加器; 一整型器,耦接上述数位信号比较器输出端,产生 脉波宽度动态调变之数位信号输出。 9.如申请专利范围第8项所述的动态差分积分信号 时脉调变器,其中,该整型器含有: 一波形整型器,一输入端耦合上述数位信号比较器 输出端,产生一数位半波输出信号,并回授为波形 整型器另一输入信号; 一计数器,耦合上述波形整型器输出端,并输出一 数位输出信号; 一滤波遮罩器,输入端耦合上述计数器输出端,并 输出一经波型暨时脉宽度调变的数位信号。 图式简单说明: 第一图系本新型第一具体实施例之架构方块图。 第二图系本新型第二具体实施例之架构方块图。 第三图系本新型第三具体实施例之架构方块图。 第四图系本新型具体实施例之脉波调变示意图。 第五图系本新型第四具体实施例之架构方块图。 第六图系本新型第五具体实施例之架构方块图。 第七图系本新型一具体实施例之整型器架构方块 图。 |
