可避免栓锁效应之积体电路及避免内部电路发生栓锁效应的方法

摘要

一种可避免栓锁效应之积体电路，包括一内部电路，设置于一基板上，含有至少一寄生SCR结构；至少一ESD保护元件及至少一主动区，设置于基板上，耦接一接合垫；至少一第一分流二极体，具有一阳极耦接该接合垫，以及一阴极耦接一第一电压源；至少一第二分流二极体，具有一阴极耦接该接合垫，以及一阳极耦接一第二电压源，其中第一、第二分流二极体与内部电路及连接到接合垫之ESD保护元件和主动区之间的距离不小于150微米；以及一防护环，用以环绕第一、第二分流二极体。