发明名称 绝缘体薄膜之制造方法、绝缘体薄膜、半导体装置之制造方法及半导体装置
摘要 本发明系提供一种绝缘体薄膜,其系藉由降低基板与电极界面之固定电荷,并在不使界面能阶差增大的情况下抑制硼穿透,而可以形成无Vth偏移与迁移率劣化之良好之MOSFET。其解决方法系使用原子层蒸镀法在基板100上形成薄膜之绝缘体薄膜102之制造方法,其特征在于包含:在前述基板100之处理表面形成矽原子层,并在前述矽原子层上形成氧原子层之第1工序;以及在前述基板100之处理表面上形成金属原子层,并在前述金属原子层上形成氧原子层之第2工序;藉由控制前述第1工序与前述第2工序之实施次数,而控制前述绝缘体薄膜102中之前述金属原子之浓度。
申请公布号 TW200524043 申请公布日期 2005.07.16
申请号 TW093130432 申请日期 2004.10.07
申请人 新力股份有限公司 发明人 平野智之
分类号 H01L21/31;H01L21/20 主分类号 H01L21/31
代理机构 代理人 陈长文
主权项
地址 日本