发明名称 用以降低角落元件对垂直元件效能之冲击的矽氧氮化物衬垫层
摘要 一种积体电路元件的制备方法,包含在一基材中蚀刻一沟渠并在该沟渠中形成一动态随机存取记忆体(DRAM)胞其具有一位在一较低端的储存电容器及覆盖在该储存电容器上方的一垂直金属氧化物场效电晶体(MOSFET),该MOSFET包括一闸极导体及一硼掺杂通道。该方法包括形成沟渠在该DRAM胞旁边及在该DRAM任一侧邻近该闸极导体处形成矽–氧–氮隔离衬垫层。之后,对该DRAM胞施以热处理的高温以在紧邻该隔离区域的基材上形成,例如,一支持元件,该DRAM胞包括邻近该闸极导体之内含掺杂物的区域。相较于一几乎完全不含氮原子之氧化物隔离衬垫层来说,该含氮隔离衬垫层可减少通道区域中因热处理所致之掺杂物的分离现象。
申请公布号 TW200523927 申请公布日期 2005.07.16
申请号 TW094100551 申请日期 2005.01.07
申请人 万国商业机器公司;亿恒科技公司 INFINEON TECHNOLOGIES INC. 德国 发明人 班特诺周陈;迪娃卡路尼拉玛全卓;詹米拉加罗
分类号 G11C11/24;H01L21/8232 主分类号 G11C11/24
代理机构 代理人 蔡坤财
主权项
地址 美国