发明名称 |
耐高压的绝缘体上的硅型半导体器件 |
摘要 |
一种SOI型半导体器件,夹置绝缘层地层积半导体衬底和作为有源层的第一半导体层,同时在第一半导体层的表面上,形成第二半导体层和有与该第二半导体层不同导电型的第三半导体层,在所述第一半导体层和所述绝缘层的界面上形成有与第一半导体层不同导电型的第四半导体层。该第四半导体层被这样设定,平均单位面积的杂质量大于3×10<SUP>12</SUP>/cm<SUP>2</SUP>,以便即使在第二和第三半导体层之间施加反向偏置电压,也不会完全耗尽。 |
申请公布号 |
CN1638146A |
申请公布日期 |
2005.07.13 |
申请号 |
CN200410097819.0 |
申请日期 |
2000.08.30 |
申请人 |
松下电器产业株式会社 |
发明人 |
上本康裕;山下胜重;三浦孝 |
分类号 |
H01L29/78;H01L29/861;H01L29/739;H01L29/74 |
主分类号 |
H01L29/78 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
王忠忠 |
主权项 |
1.一种SOI型半导体器件,配有以下结构:·第一半导体层;·第二半导体层,形成在所述第一半导体层的第一主表面侧的一部分上;·第三半导体层,其导电型与所述第二半导体层不同,形成在所述第一半导体层的主表面侧的与形成所述第二半导体层的位置隔离的位置上;·第四半导体层,形成在所述第一半导体层的第二主表面侧上;·第一绝缘层,形成在所述第四半导体层的与所述第一半导体层相反侧的主表面上;其特征在于,上述第三半导体层是漏极,而且在上述第二半导体层上还具有与上述第三半导体层相同的导电型的半导体层形成的源极;上述第四半导体层是与上述第一半导体层不同的导电型;上述第四半导体层在上述第二和第三半导体层间,包含即使在源极的电位被施加比漏极电位低的反向偏置电压的情况下,也不被完全耗尽的量的杂质层。 |
地址 |
日本大阪府 |