发明名称 |
数据总线性能改善的存储器模块 |
摘要 |
一种存储器模块,能够构成其中可减小整个通道长度的短环路贯穿型存储器总线系统,其中安装有多个存储器器件,包括:多个接片,位于存储器模块的前面一侧和后面一侧,与系统板上的连接器接口;多个通路,连接存储器模块的两个不同信号层;和多个数据总线,从存储器模块前侧上的接片通过每个通路延伸到存储器模块后侧的接片。至少一个存储器器件连接到每个数据总线。每个数据总线与其上形成有接片的存储器模块一侧垂直形成。 |
申请公布号 |
CN1210800C |
申请公布日期 |
2005.07.13 |
申请号 |
CN01117721.7 |
申请日期 |
2001.04.29 |
申请人 |
三星电子株式会社 |
发明人 |
朴勉周;苏秉世 |
分类号 |
H01L25/03;H01L25/065;G11C11/34 |
主分类号 |
H01L25/03 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
马莹 |
主权项 |
1、一种存储器模块,其中安装有多个存储器器件,包括:两个接片,分别位于所述存储器模块的前侧和后侧,用于与系统板上的连接器接口;和多个数据总线,其数目与所述多个存储器器件相同,其中每个数据总线以短环路贯穿配置从所述存储器模块的前侧上的接片延伸,并且通过所述模块的对应一个存储器器件,直至所述存储器模块后侧的接片。 |
地址 |
韩国京畿道 |