| 发明名称 | DRAM控制装置以及DRAM控制方法 | ||
| 摘要 | 接口部(20)，在帧缓冲区的邻接的绘图块中，分配不同的SDRAM(1、2)。在进行跨越邻接的绘图块的处理时，通过例如对SDRAM(1、2)交互地执行有效命令，减少因执行间隔条件而引起的等待周期。而且，由于对SDRAM(1、2)分别地输出用于停止突发传输的时钟有效信号CKE(1)，CKE(2)，因此不需要用于停止突发传输的周期。因而，在采用DRAM作为帧缓冲进行图形处理的情况下，减少跨过绘图块处理时的资源消耗，使访问周期数比以往少。 | ||
| 申请公布号 | CN1637731A | 申请公布日期 | 2005.07.13 |
| 申请号 | CN200410103659.6 | 申请日期 | 2004.12.24 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 逸见正宪;蔵田和司 |
| 分类号 | G06F13/16;G06T1/00 | 主分类号 | G06F13/16 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1、一种DRAM控制装置，其特征在于，包含：具有突发式传输功能的多个DRAM；和将由2维配置的多个绘图块组成的帧缓冲区分配给上述多个DRAM，依据图形处理访问上述多个DRAM的接口部，其中，上述接口部，是关于上述帧缓冲区的至少一部分，对邻接的上述绘图块分配不同的上述DRAM，并且，还具有突发传输控制部，对于上述多个DRAM分别地输出停止突发式传输的信号。 | ||
| 地址 | 日本大阪府 | ||