| 主权项 |
1.一种场效电晶体之主动区的形成方法,包含:(a)形成至少一导体图案图案于一绝缘层上,其中上述之绝缘层系覆盖于一基底上,且一顶盖介电层于该导体图案上;(b)形成一牺牲介电层覆盖该绝缘层与该顶盖介电层,该牺牲介电层并形成于该导体图案的侧壁上;(c)移除该牺牲介电层位于该顶盖介电层上的部分;(d)移除该顶盖介电层;以及(e)移除该牺牲介电层的残留部分。2.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中该顶盖介电层更包含一第一顶盖介电层与一第二顶盖介电层。3.如申请专利范围第2项所述之场效电晶体之主动区的形成方法,其中步骤(d)更包含移除该第一顶盖介电层与该第二顶盖介电层。4.如申请专利范围第3项所述之场效电晶体之主动区的形成方法,其中该牺牲介电层的形成厚度至少大于由移除该第一顶盖介电层与该第二顶盖介电层时所造成的厚度损失。5.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中在移除残留的该牺牲介电层之前,更包含以一溅击的步骤裁减该牺牲介电层的残留部分。6.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中该导体图案具有一高台构造(mesa structure)。7.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中该牺牲介电层的形成厚度至少大于由步骤(d)所造成的厚度损失。8.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中实行步骤(c)时系以化学机械研磨法(chemical mechanical polishing;CMP),使用一高选择比的浆料。9.如申请专利范围第8项所述之场效电晶体之主动区的形成方法,其中使用该高选择比的浆料的该化学机械研磨法,系依照对该牺牲介电层的各区域施加不同的研磨压力,而有不同的移除速率。10.如申请专利范围第9项所述之场效电晶体之主动区的形成方法,其中该高选择比的浆料包含一铈研磨剂(ceria-based abrasive)与一负电性的介面活性剂。11.如申请专利范围第1项所述之场效电晶体之主动区的形成方法,其中在步骤(d)之后更包含一清洁的步骤,其中该牺牲介电层的厚度系足以实质上保护该导体图案,以免对该绝缘层造成底切(undercut)。12.一种场效电晶体之主动区的形成方法,包含:(a)形成至少一导体高台构造(mesa)覆盖形成于一基底上之一绝缘层、与形成一顶盖介电层于该导体高台构造上;(b)形成一牺牲介电层覆盖该绝缘层与该顶盖介电层,该牺牲介电层并形成于该导体高台构造的侧壁上;(c)以使用一高选择比的浆料之化学机械研磨法(chemical mechanical polishing;CMP),移除该牺牲介电层位于该顶盖介电层上的部分;(d)移除该顶盖介电层,其中该牺牲介电层的形成厚度至少大于由步骤(d)所造成的厚度损失;以及(e)移除该牺牲介电层的残留部分。13.如申请专利范围第12项所述之场效电晶体之主动区的形成方法,其中该顶盖介电层更包含一第一顶盖介电层与一第二顶盖介电层。14.如申请专利范围第13项所述之场效电晶体之主动区的形成方法,其中步骤(d)更包含移除该第一顶盖介电层与该第二顶盖介电层。15.如申请专利范围第14项所述之场效电晶体之主动区的形成方法,其中该牺牲介电层的形成厚度至少大于由移除该第一顶盖介电层与该第二顶盖介电层时所造成的厚度损失。16.如申请专利范围第12项所述之场效电晶体之主动区的形成方法,其中在移除残留的该牺牲介电层之前,更包含以一溅击的步骤裁减该牺牲介电层的残留部分。17.如申请专利范围第12项所述之场效电晶体之主动区的形成方法,其中使用该高选择比的浆料的该化学机械研磨法,系依照对该牺牲介电层的各区域施加不同的研磨压力,而有不同的移除速率。18.如申请专利范围第17项所述之场效电晶体之主动区的形成方法,其中该高选择比的浆料包含一铈研磨剂(ceria-based abrasive)与一负电性的介面活性剂。19.一种场效电晶体的形成方法,包含:(a)形成至少一导体图案于之一绝缘层上,其中上述之绝缘层系覆盖于一基底上,且一顶盖介电层于该导体图案上;(b)形成一牺牲介电层覆盖该绝缘层与该顶盖介电层,该牺牲介电层并形成于该导体图案的侧壁上;(c)移除该牺牲介电层位于该顶盖介电层上的部分;(d)移除该顶盖介电层;(e)移除该牺牲介电层的残留部分;(f)形成一闸极于该导体图案上;以及(g)于该导体图案内,形成复数个源/汲极区,邻接该闸极。20.如申请专利范围第19项所述之场效电晶体的形成方法,其中该顶盖介电层更包含一第一顶盖介电层与一第二顶盖介电层。21.如申请专利范围第20项所述之场效电晶体的形成方法,其中步骤(d)更包含移除该第一顶盖介电层与该第二顶盖介电层。22.如申请专利范围第21项所述之场效电晶体的形成方法,其中该牺牲介电层的形成厚度至少大于由移除该第一顶盖介电层与该第二顶盖介电层时所造成的厚度损失。23.如申请专利范围第19项所述之场效电晶体的形成方法,其中在移除残留的该牺牲介电层之前,更包含以一溅击的步骤裁减该牺牲介电层的残留部分。24.如申请专利范围第19项所述之场效电晶体的形成方法,其中该导体图案具有一高台构造(mesastructure)。25.如申请专利范围第19项所述之场效电晶体的形成方法,其中该牺牲介电层的形成厚度至少大于由步骤(d)所造成的厚度损失。26.如申请专利范围第19项所述之场效电晶体的形成方法,其中步骤(c)系以使用一高选择比的浆料之化学机械研磨法(chemical mechanical polishing;CMP)。27.如申请专利范围第26项所述之场效电晶体的形成方法,其中使用该高选择比的浆料的该化学机械研磨法,系依照对该牺牲介电层的各区域施加不同的研磨压力,而有不同的移除速率。28.如申请专利范围第27项所述之场效电晶体的形成方法,其中该高选择比的浆料包含一钸研磨剂(ceria-based abrasive)与一负电性的介面活性剂。29.一种积体电路,包含一场效电晶体,该场效电晶体包含:一导体图案,位于形成有一绝缘层的一基底上,在该导体图案下方的该绝缘层不实质带有底切(undercut);一闸极于该导体图案上;以及复数个源/汲极区于该导体图案内,邻接该闸极。30.如申请专利范围第29项所述之积体电路,其中任何在该导体图案下方的该绝缘层所带有的底切,其横向深度不大于100。31.如申请专利范围第29项所述之积体电路,其中该导体图案具有一高台结构(mesa structure)。32.一种积体电路,包含复数个场效电晶体,该些场效电晶体具有以申请专利范围第1项所述的制程所形成的主动区。33.一种场效电晶体的形成方法,包含:(a)形成至少一导体图案覆盖形成于一基底上之一绝缘层;(b)形成一牺牲介电层,覆盖该绝缘层并邻接该导体图案;(c)形成一闸极介电层覆盖该导体图案;以及(d)于形成该闸极介电层之前执行一清洁步骤,其中该牺牲介电层的厚度系足以实质上保护该导体图案,以免该清洁步骤对该绝缘层造成底切(undercut)。34.如申请专利范围第33项所述之场效电晶体的形成方法,其中该清洁步骤系使用一氟化氢溶液。图式简单说明:第1图为一剖面图,系显示一习知技术中,形成于SOI基底上之场效电晶体的一主动区;第2A~2J图为一系列之剖面图,系显示本发明较佳实施例之场放电晶体的形成方法及其所形成之场效电晶体的结构;第2K图系显示本发明较佳实施例之场效电晶体的俯视图。 |
