| 主权项 |
1.一种形成半导体元件的方法,包括:形成一闸极于一半导体基底上;形成第一间隙壁层;形成复数个浅轻掺杂区于该闸极两侧的基底中且藉由该第一间隙壁层偏离该闸极;形成第二间隙壁层于该第一间隙壁层上;蚀刻该第一与第二间隙壁层以形成一厚间隙壁;形成复数个源极与汲极区于该闸极两侧的基底中且藉由该厚间隙壁偏离该闸极;以及蚀刻该厚间隙壁以形成一薄间隙壁。2.如申请专利范围第1项所述之形成半导体元件的方法,其中该蚀刻厚间隙壁的步骤包括以氢氟酸蚀刻该厚间隙壁。3.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第二间隙壁层的步骤包括选择制程参数,以形成具有高氢氟酸蚀刻率的该第二间隙壁层,该高氢氟酸蚀刻率至少为每分钟10埃。4.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第二间隙壁层的步骤包括选择制程参数,以在使用相同蚀刻剂时形成具有一蚀刻率的该第二间隙壁相当于该第一间隙壁层的蚀刻率,此相当的蚀刻率表示此两蚀刻率的差距在10%间。5.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第二间隙壁层的步骤包括在小于630℃下沉积一具有对氢氟酸至少每分钟10埃的蚀刻速率的氮化矽层。6.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第一与第二间隙壁层的步骤包括形成具有氧化矽的该第一间隙壁层且形成含氮的该第二间隙壁层。7.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第一与第二间隙壁层以形成厚间隙壁层的步骤包括乾蚀刻该第一与第二间隙壁层。8.如申请专利范围第1项所述之形成半导体元件的方法,其中该蚀刻厚间隙壁的步骤包括以氢氟酸湿蚀刻该厚间隙壁。9.如申请专利范围第1项所述之形成半导体元件的方法,尚包括对该些源极与汲极区执行退火处理以缩小该第二间隙壁层。10.如申请专利范围第1项所述之形成半导体元件的方法,尚包括对该些源极与汲极区执行退火处理以缩小该厚间隙壁。11.如申请专利范围第1项所述之形成半导体元件的方法,尚包括形成一接触蚀刻停止层于该基底上。12.如申请专利范围第1项所述之形成半导体元件的方法,其中该形成第二间隙壁的步骤包括利用一前驱物系择自于六氯二矽烷(hexachlorodisilane,简称HCD)、双第三丁基胺基矽烷(bis tertbutylamino silane,简称BTBAS)、二氯矽烷(dichlorosilane,简称DCS)、二矽烷(DS)、SiH4、NH3、C2H4与N2与所组成之族群中。13.一种半导体元件,包括:一基底;一闸极位于该基底上;一源极与汲极形成在该闸极两侧的该基底中;以及具有一衬层与一含氮层的一间隙壁形成于该闸极侧壁,其中该衬层与该含氮层具有相当的氢氟酸蚀刻率。14.如申请专利范围第13项所述之半导体元件,其中该含氮层包括掺杂质系择自于砷、硼与氯所组成之族群中。15.如申请专利范围第13项所述之半导体元件,其中该含氮层包括掺杂质系择自于碳、氧与氟所组成之族群中。16.如申请专利范围第13项所述之半导体元件,其中该衬层包括氧化物。17.如申请专利范围第13项所述之半导体元件,尚包括一接触蚀刻停止层。18.如申请专利范围第13项所述之半导体元件,尚包括一轻掺杂汲极区于该闸极两侧且藉由该衬层偏离该闸极。19.如申请专利范围第13项所述之半导体元件,其中该含氮层具有一大体上为每分钟10~1000埃的氢氟酸蚀刻率。20.如申请专利范围第13项所述之半导体元件,尚包括一矽化物层。21.一种半导体元件,包括:一基底;一闸极位于该基底上;一源极与汲极形成在该闸极两侧的该基底中;以及具有第一层与第二层的一薄间隙壁形成于该闸极侧壁,其中该第一层与第二层具有在使用相同蚀刻剂时具有相当的湿蚀刻速率,此相当的湿蚀刻速率表示此两湿蚀刻速率的差距在10%间,该湿蚀刻速率至少为每分钟10埃。22.如申请专利范围第21项所述之半导体元件,其中该第二层包括掺杂质系择自于砷、硼与氯所组成之族群中。23.如申请专利范围第21项所述之半导体元件,其中该含氮层包括掺杂质系择自于碳、氧与氟所组成之族群中。24.如申请专利范围第21项所述之半导体元件,其中该第一层之组成系一低介电常数材料其介电常数不大于3.7。25.如申请专利范围第21项所述之半导体元件,其中该第一层之组成系择自碳化物与氮化物组成之族群中。26.如申请专利范围第21项所述之半导体元件,尚包括一接触蚀刻停止层。27.如申请专利范围第21项所述之半导体元件,尚包括一轻掺杂汲极区于该闸极两侧且藉由该衬层偏离该闸极。28.如申请专利范围第21项所述之半导体元件,其中该第二层具有一大体上为每分钟10~1000埃的氢氟酸蚀刻率。图式简单说明:第1A~1G图为一系列半导体元件在各制造过程中之简化剖面图。第2图为LPCVD HCD氮化矽在各温度下之HF蚀刻率图。第3图为LPCVD TEOS氧化物在各温度下之HF蚀刻率图。 |
