半导体装置

摘要

本发明系一种半导体装置，其目的在削减BiCMOS制程之步骤数，其特征为：在 P型之半导体基板(1)之表面较深地形成有第1N阱(3A)、第2N阱(3B)。在第 1N阱(3A)之中，系形成有第1P阱(4A)，而于此第1P阱(4A)中形成有N通道型MOS电晶体(10)。第2N阱(3B)系用于纵型NPN双极电晶体(30)之集极。在第2N阱(3B)之中，系形成有第2P阱(4B)。第2P阱(4B)系与第1P阱(4A)同时形成。此第2P阱(4B)系用于纵型NPN双极电晶体(30)之基极。在第2P阱(4B)之表面系形成有纵型NPN双极电晶体(30)之N+型之射极层(31)、P+型之基极层(32)。

主权项

1.一种半导体装置,具备: P型之半导体基板; 形成于前述半导体基板之表面之第1N阱,且在该第1 N阱中形成有P通道型电晶体; 形成于前述第1N阱之中之第1P阱,且于该第1P阱中形 成有N通道型电晶体; 在前述半导体基板上与前述第1N阱分离而形成之 第2N阱;以及 形成在前述第2N阱之中的第2P阱; 前述第2N阱系作为纵型NPN双极电晶体之集极之用, 而前述第1N阱与前述第2N阱系同时以同一步骤形成 。 2.如申请专利范围第1项之半导体装置,其中, 前述第2P阱系与前述第1P阱同时以同一步骤形成, 而该第2P阱系作为前述纵型NPN双极电晶体之基极 之用。 3.如申请专利范围第1项之半导体装置,其中, 于前述半导体基板之表面,具备与前述第1及第2N阱 同时以同一步骤形成之第3N阱;以及形成于该第3N 阱中之第3P阱; 该第3P阱系与前述第1P阱同时以同一步骤形成,而 前述第3P阱系作为横型NPN双极电晶体之基极之用 。 4.如申请专利范围第1项之半导体装置,其中, 具备在前述第1N阱中形成较该第1N阱为浅的第4N阱, 而在该第4N阱中形成前述P通道型电晶体,更于前述 半导体基板上与前述第4N阱同时以同一步骤形成 之第5N阱; 而前述第5N阱系作为横型PNP双极电晶体之基极之 用。 5.如申请专利范围第1项之半导体装置,其中, 具备在前述第1N阱中形成较该第1N阱为浅的第4N阱, 而在该第4N阱中形成前述P通道型电晶体,更于前述 半导体基板上与前述第4N阱同时以同一步骤形成 之第6N阱; 而前述第6N阱系作为纵型PNP双极电晶体之基极之 用。 图式简单说明: 第1图系与本发明之实施形态有关之半导体装置之 剖面图。 第2图系与本发明之实施形态有关之半导体装置之 剖面图。 第3图系与本发明之实施形态有关之纵型NPN双极电 晶体之特性图。