半导体构装结构及其电路板之电性轨迹构造

摘要

本发明系提供一种半导体构装结构及其电路板之电性轨迹构造，其中，藉由一第一电性导引脚接合于一绝缘层上，令该第一电性导引脚藉由该绝缘层与封装结构之晶片周缘的电性连接件为相邻设置形态，因此可使该第一电性导引脚与电性连接件之间即无空隙，藉此得令该第一电性导引脚与晶片之距离拉近，使导电线由晶片打至该第一电性导引脚之距离有效地缩减，以达到减少材料及加工时间的支出，有利于产制之成本之功效，其中该电性连接件，可依需求实施为接地环(Ground Ring)、电源环(Power Ring)；另本发明亦可藉由一第二电性导引脚接合于另一绝缘层上，该第二电性导引脚藉由该另一绝缘层与该封装结构之电性连接件周缘的第一电性导引脚为相邻设置形态，因此可使第一电性导引脚与第二电性导引脚之间即无空隙，藉此得令第二电性导引脚与晶片之距离拉近，使导电线由晶片打至第二电性导引脚之距离有效地缩减，同样可达到上述之功效者。