平行处理阵列

摘要

本发明系揭示一形成一平行处理阵列之部分之处理元件1，例如SIMD，其包括：一算术逻辑单元(ALU)3，一多工器(MUX)5，一累加器(ACCU)7，以及一旗标暂存器(FLAG)9。该ALU被配置系用以根据该处理阵列中之所有处理元件所接收之一共通指令作业。该处理元件1进一步包括一储存元件(SE)11，其系支援处理于该处理元件1中之局部定制(即，资料相依)处理，例如查找表作业与该储存之局部系数资料。