发明名称 改善半导体元件不同图案间关键尺寸之一致性的方法及装置
摘要 一种改善半导体元件不同图案间关键尺寸之均匀度的方法。提供一半导体基材,接着形成一层光阻层于该半导体基材之一表面上。提供一个光罩于半导体基材之上方,该光罩至少包含有一大型图案区、一小型图案区及一虚拟图案围绕在该小型图案区的周围。然后,提供一曝光光源并且使用该曝光光源与该光罩对该半导体基材进行曝光。最后,执行一显影步骤以形成复数个光阻图案于该半导体基材之该表面上。
申请公布号 TWI235415 申请公布日期 2005.07.01
申请号 TW092135864 申请日期 2003.12.17
申请人 旺宏电子股份有限公司 发明人 张庆裕
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 李贵敏 台北市松山区敦化北路168号15楼
主权项 1.一种改善半导体元件不同图案间关键尺寸之均匀度的方法,至少包含下列步骤:提供一半导体基材;形成一光阻层于该半导体基材之一表面上;提供一光罩于该半导体基材之上方,该光罩至少包含有一大型图案区、一小型图案区及一虚拟图案围绕在该小型图案区的周围,该大型图案区具有一第一关键尺寸,该小型图案区具有一第二关键尺寸以及该虚拟图案具有一第三关键尺寸;提供一曝光光源;使用该曝光光源与该光罩对该半导体基材进行曝光;以及进行一显影步骤以形成复数个光阻图案于该半导体基材之该表面上。2.如申请专利范围第1项所述之方法,其中该虚拟图案的第三关键尺寸系小于该小型图案区的第二关键尺寸。3.如申请专利范围第1项所述之方法,其中该虚拟图案系包含线形图案,该线形图案系由复数个直线及线距所组成。4.如申请专利范围第1项所述之方法,其中该虚拟图案系包含孔洞图案。5.如申请专利范围第3项所述之方法,其中该虚拟图案之直线及线距宽度系充份的小,以使得该虚拟图案经由曝光及显影步骤之后不会成像于该半导体基材之该表面上。6.如申请专利范围第1项所述之方法,其中该光阻系为正光阻。7.如申请专利范围第1项所述之方法,其中该光阻系为负光阻。8.如申请专利范围第1项所述之方法,其中该光罩系为石英质基材。9.一种具虚拟图案之光罩,至少包括:一基材;一大型图案区,形成于该基材上并且具有一第一类图案及一第一类图案密度(pattern density):一小型图案区,形成于该基材上并且具有一第二类图案及一第二类图案密度;以及一虚拟图案,形成于该基材上并且围绕于该小型图案区之周围,该虚拟图案具有一第三类图案及一第三类图案密度,该第三类图案之线宽系充份小以致不会被成像出来,其中该图案密度系由二相邻之图案间的线距(space)所决定。10.如申请专利范围第9项所述之光罩,其中该第一类图案与该第二类图案系为相同,并且该第一类图案密度与该第二类图案密度系为相同。11.如申请专利范围第9项所述之光罩,其中该第一类图案与该第二类图案系由复数个直线与线距所组成。12.如申请专利范围第9项所述之光罩,其中该第一类图案与该第二类图案系为不相同,并且该第一类图案密度与该第二类图案密度系为不相同。13.如申请专利范围第9项所述之光罩,其中该第一类图案与该第二类图案系为线形图案。14.如申请专利范围第9项所述之光罩,其中该虚拟图案之第三类图案的线宽系小于该小型图案区之第二类图案的线宽。15.如申请专利范围第9项所述之光罩,其中该虚拟图案系由复数个直线及线距所组成。16.如申请专利范围第9项所述之光罩,其中该虚拟图案的排列方向系平行于该小型图案区之该第二类图案的排列方向。17.如申请专利范围第9项所述之光罩,其中该虚拟图案的排列方向系垂直于该小型图案区之该第二类图案的排列方向。18.如申请专利范围第9项所述之光罩,其中该虚拟图案系与该小型图案区相隔一预定距离,以使得在一微影制程之后形成于一半导体基材上之光阻图案具有相同的关键尺寸。19.如申请专利范围第9项之光罩,其中该基材系为一透明基材,并且该第一类图案、该第二类图案与该虚拟图案系为不透明者。20.如申请专利范围第9项之光罩,其中该基材系为一不透明基材,并且该第一类图案、该第二类图案与该虚拟图案系为透明者。21.如申请专利范围第19项之光罩,其中该透明基材系包含玻璃板。22.如申请专利范围第9项之光罩,其中该大型图案区与该小型图案区系包含积体电路的线路图。图式简单说明:图1为一习知之光罩的示意图;图2为一使用图1所示光罩图案经微影后之半导体基材与光阻图案的剖面图;图3为根据本发明之一较佳实施例之光罩图样;图4为根据本发明之另一较佳实施例的光罩图样;图5为根据本发明之又一较佳实施例的光罩图样;以及图6为使用根据本发明具虚拟图案的光罩经微影后之半导体基材与光阻图案的剖面图。
地址 新竹市科学园区力行路16号