| 主权项 |
1.一种积体电路抗电蚀结构,包括:至少一积体电路,其表面上设有复数金属凸块;复数导电电极,其系利用一导电胶使每一该导电电极一端分别连接至每一该金属凸块;以及复数导线,其二端系分别连接在每一该导电电极上,且该等导线一端系位于该导电胶内。2.如申请专利范围第1项所述之积体电路抗电蚀结构,其中,该导电胶系为异方性导电胶膜。3.如申请专利范围第1项所述之积体电路抗电蚀结构,其中,该金属凸块系为锡金属及铅金属其中之一者。4.如申请专利范围第1项所述之积体电路抗电蚀结构,其中,该导电电极系由氧化铟锡所构成。5.如申请专利范围第1项所述之积体电路抗电蚀结构,其中,该积体电路抗电蚀结构可应用于液晶显示器制程。6.如申请专利范围第1项所述之积体电路抗电蚀结构,更包括一载体,以提供该等导电电极及该等导线设置。7.如申请专利范围第6项所述之积体电路抗电蚀结构,其中,该载体系为透明玻璃。8.如申请专利范围第1项所述之积体电路抗电蚀结构,其中,该导线之材质系为氧化铟锡、金、银、铝及锡金属其中之一者。图式简单说明:第一图为本创作之结构示意图。第二图为本创作之局部放大结构示意图。第三图为本创作之剖面示意图。第四图为本创作导出带电离子之示意图。 |
