| 主权项 |
1.一种逻辑网路,用以直接且非重覆性地计算一除数与一被除数之商数,该逻辑网路包括至少一具有逻辑装置之级(stage),其中该逻辑装置从该被除数减去该除数并比较该除数与该被除数,其中如果该被除数至少与该除数一样大时,该逻辑装置设定该商数之一最大有效位元为1并输出该除数与该被除数之间的差,以及,否则设定该商数之最大有效位元为0并输出该被除数,以及其中该级之该逻辑装置所有流程之执行独立于一时脉讯号。2.如申请专利范围第1项之逻辑网路,其中该级包括:至少一减法器用以从该被除数减去该除数;以及一选择器用以设定该商数之一位元并于该被除数与该除数与该被除数之间的差之间做输出之选择。3.如申请专利范围第1项之逻辑网路,包括复数级,其中一第一级产生该商数之该最大有效位元,且每一连续级产生该商数之次一较小有效位元,且其中每一级之间之该逻辑网路包括一位移器用以将来自先前级之输出之位元向左位移一位置,藉此将该输出乘以2。4.如申请专利范围第3项之逻辑网路,其中该商数具有一被除数与一除数之h位元正确度,其中h系一预先选择之正整数大于2,其中该逻辑网路包括h数目的级。5.如申请专利范围第1项之逻辑网路,其中该逻辑网路系由通用近似器获得。6.一种以非重覆及无时脉方式直接计算一除数与一被除数之一商数之方法,包括步骤:提供一逻辑网路,其包括独立于一时脉决定该除数与该被除数之该商数之逻辑装置;输入该除数至该逻辑网路之一除数输入;输入该被除数至该逻辑网路之一被除数输入;非重覆性地并于无时脉之方式中以该逻辑网路计算该商数;以及从该逻辑网路获得该商数。7.如申请专利范围第6项之方法,其中该计算步骤于计算级中计算该商数之每一位元,其中对至少一计算级而言,该方法包括步骤:从该被除数减去该除数;比较该除数与该被除数;如果该被除数至少与该除数一样大,设定该商数之一位元为1,以及,反之,设定该商数之该位元为0;以及如果该被除数至少与该除数一样大则输出该除数与该被除数之间的差,反之则输出该被除数。8.如申请专利范围7项之方法,其中该计算步骤于复数计算级中计算该商数之每一位元,以及其中在每一计算级之间该方法更包括将来自先前一级之输出之位元向左位移一位置,藉此将该输出乘以2之步骤。9.如申请专利范围6项之方法,更包括使用通用近似器产生该逻辑网路之步骤。10.一种计算一除数与一被除数之具有h位元正确性之一商数之方法,其中h系一预先选择之正整数大于2,该方法系非重覆性的并于一非重覆逻辑网路之每一级中执行以下流程,其中第一级基于该被除数与该除数产生该商数之一最大有效位元,以及每一连续级基于从先前级输出之进入的被除数与除数产生下一较小有效位元,该方法包括步骤:1)如果该除数大于进入之被除数则使一不足溢位(underflow)为真(true),否则,如果该除数不大于该进入被除数使该不足溢位为假(false);2)如果该不足溢位为真则使该输出被除数为该进入被除数之二倍,否则,如果该不足溢位为假则使该输出被除数为该除数与该进入被除数之间之差的二倍;3)如果该不足溢位为真则使目前级之商数输出位元为0,否则,如果该不足溢位为假则使目前级之商数输出位元为1;4)于第一级之后以每一级重覆步骤1), 2)及3),接收其前一级之输出被除数及除数直到该商数之h-1位元被决定为止,然后在最后级之中;5)如果该除数大于进入之被除数则使一不足溢位为真,以及否则,如果该除数不大于该被除数使该不足溢位为假;6)如果该不足溢位为真则使目前级之商数输出位元为0,以及否则,如果该不足溢位为假则使目前级之商数输出位元为1。11.如申请专利范围第10项之方法,其中该根不是2。12.如申请专利范围第10项之方法,其中该方法之至少一级之一部份系被一预先计算之表所取代。13.一种逻辑网路用以于非重覆方式中计算一数M之倒数,包括逻辑装置用以计算一代数函数,该代数函数系总和等于该数M之至少二数X与A之关系,其中该逻辑网路之运作系独立于一时脉讯号。14.如申请专利范围第13项之逻辑网路,其中该逻辑网路具有逻辑装置用以计算该代数函数:1/M=1/X-A/(X2+AX)。15.如申请专利范围第13项之逻辑网路,其中该逻辑网路具有逻辑装置用以计算将该数M之倒数近似至一预定正确度之该代数函数,该代数函数系:1/M≒(X-A)/X2对于A<<X。16.如申请专利范围第13项之逻辑网路,其中该逻辑网路系由通用近似器获得。17.如申请专利范围第13项之逻辑网路,其中该逻辑网路包括储存装置用以储存该代数函数至少某些部份之所有可能的値,因此该被储存之値可被定址并被使用于计算该数M之该倒数。18.一种计算一数M之倒数之方法,包括步骤:将数M分为至少二数X与A,因此该数M等于该至少二数X与A之总和;产生与关于该至少二数X与A对该数M之倒数之一代数函数;以及依据该代数函数计算该数M之倒数。19.如申请专利范围第18项之方法,其中该产生步骤产生使1/M等于该至少二数之代数函数之方程式。20.如申请专利范围第19项之方法,其中该产生步骤产生该代数函数为:1/M=1/X-A/(X2+AX)。21.如申请专利范围第18项之方法,其中该产生步骤产生近似该数M之倒数至一预定正确度之代数函数。22.如申请专利范围第21项之方法,其中该产生步骤基于该至少二数X与A之一数远小于该至少二数中之另一数之要件而产生该代数函数。23.如申请专利范围第22项之方法,其中该产生步骤产生近似该数M之倒数之以下之代数函数:1/M≒(X-)/X2对于A<X。24.如申请专利范围第18项之方法,其中该产生步骤产生与关于该至少二数X与A对该数M之倒数之一代数函数,其中该代数函数包括数M之一部份之反数(inverse)之一参考部份以及校正该参考部份之一校正部份。25.如申请专利范围第24项之方法,其中该产生步骤产生与关于该至少二数X与A对该数M之倒数之一代数函数,其中该代数函数包括数M之一部份之反数之一参考部份以及从该参考部份被减除之一校正部份。26.如申请专利范围第24项之方法,其中该产生步骤产生与关于该至少二数X与A对该数M之倒数之一代数函数,其中该代数函数包括数M之一部份之反数之一参考部份以及被乘上该参考部份之一校正部份。27.如申请专利范围第18项之方法,更包括计算并储存该代数函数之至少某些部份之所有可能的値之步骤,且其中该计算步骤包括存取该储存的値以计算该数M之倒数。28.一种于非重覆性方式中计算一数M之倒数之方法,包括步骤:提供一逻辑网路,其包括逻辑装置用以决定该数M之倒数,其中该逻极装置系用以计算总和等于该数M之至少二数X与A之关系之一代数函数,其中该逻辑网路之运作独立于一时脉讯号;输入该数M至该逻辑网路;以及从该逻辑网路之一输出获得该数M之该倒数。29.如申请专利范围第28项之方法,其中该提供步骤提供用以计算该代数函数之逻辑装置之一逻辑网路:1/M=1/X-A/(X2+AX)。30.如申请专利范围第28项之方法,其中该提供步骤提供用以计算将该数M之倒数近似至一预定正确度之该代数函数之逻辑装置之一逻辑网路,该代数函数系:1/M=1/X-A/(X2+AX)使用该近似法简化1/(X+A)≒(X-A)/X2对A<X而言。31.一种于非重覆性方式中计算一数M之倒数之方法,包括步骤:提供一逻辑网路,其运作与一时脉讯号独立,并包括逻辑装置用以决定该数M之倒数,其中该逻辑装置系用以计算总和等于该数M之至少二数X与A之关系之一代数函数,该代数函数近似该数M之倒数至一预定的正确度,该函数系:1/M=1/X-A/(X2+AX)。使用该近似法简化1/(X-A)≒(X-A)/X2对A<X而言输入该数恒该逻辑网路;以及从该逻辑网路之一输出获得该数M之该倒数。32.如申请专利范围第31项之方法,更包括将做为一除数之该数M乘上一被除数以决定一商数。33.一种电脑程式产品,用以计算一数M之倒数,其中该电脑程式产品包括:一电脑可读取储存媒体,具有电脑可读取程式码装置内嵌于该媒体,该电脑可读取程式码装置包括:第一电脑指令装置用以分离数M为至少二数X与A,因此数M等于该至少二数X与A之和;第二电脑指令装置用以产生该至少二数X与A对该数M之倒数之关系之一代数函数;以及第三电脑指令装置用以依据该代数函数获得该数M之该倒数。34.如申请专利范围第33项之电脑程式产品,其中该第二电脑指令装置产生1/M等于该至少二数之代数函数之一方程式。35.如申请专利范围第33项之电脑程式产品,其中该第二电脑指令装置产生该代数函数:1/M=1/X-A/(X2+AX)。36.如申请专利范围第33项之电脑程式产品,其中该其中该第二电脑指令装置产生将该数M之倒数近似至一预定正确度之该代数函数。37.如申请专利范围第36项之电脑程式产品,其中该第二电脑指令装置基于该至少二数X与A之一数远小于该至少二数中之另一数之要件而产生该代数函数。38.如申请专利范围第37项之电脑程式产品,其中该第二电脑指令装置产生以下近似数M之倒数之代数函数,该代数函数系:1/M=1/X-A/(X2+AX),并使用该近似法简化1/(X+A)≒(X-A)/X2对A<X而言。图式简单说明:第一图系依据本发明之一较佳实施例之用以计算一除数对一被除数之除法以输出一商数之输出位元之电子装置之图式。第二图系依据本发明之一实施例之用以计算一输入数字之倒数至32位元精确度之电子装置之图式。第三图系依据本发明之一实施例之用以计算一输入数字之倒数至64位元精确度之电子装置之图式。第四图系依据本发明之一实施例之用以计算一输入数字之倒数至32位元精确度之电子装置之图式。第五图系依据本发明之一实施例之用以计算一输入数字之倒数至64位元精确度之电子装置之图式。第六图系依据本发明之一实施例之用以计算一输入数字之倒数至64位元精确度之电子装置之图式。 |
