| 主权项 |
1.一种全晶片的静电放电保护方法,晶片临其外周边适当距离环绕接高电压(VDD)之第一金属层与位于该第一金属层上方接地(GND)之第二金属层,及与该第一金属层耦合之焊垫,其特征在于:将该第一金属层分为第一金属层一与第一金属层二;及在第一金属层一下方,形成一与该晶片的第一导体型基材相反之第二导体型井;且该第二导体型井上设有一氧化层,该氧化层上设有一第一导体型多晶矽,而该第一金属层二透过一接触栓与第一导体型多晶矽连接;该第一金属层一下有一接触栓与第二导体型井连接;又该第一金属层二透过接触栓依序与第二金属层22及第一导体型基材连接;如是,晶片将可藉由该第二导体型井、第一导体型多晶矽、第一金属层一、第二金属层相互间形成大储存槽之并联电容形态来达到储存静电之功能。2.如申请专利范围第1项所述之全晶片的静电放电保护方法,其中该第二导体型井因透过接触栓与第一金属层一连接,将与第一金属层一同为高电压(VDD)。3.如申请专利范围第1项所述之全晶片的静电放电保护方法,其中该第一导体型多晶矽、第一金属层二、因与第二金属层连接,将同为低电位。4.如申请专利范围第1项所述之全晶片的静电放电保护方法,其中该第二导体型井之段落方式将可随第一金属层之走线。图式简单说明:第1图,系本发明之布局示意图。第2图,系本发明之实施样态之截面示意图。第3图,系本发明之另一实施样态之截面示意图。 |
