| 主权项 |
1.一种形成一沟渠式半导体元件的方法,包含:提供一基材;形成一遮罩结构于该基材,该遮罩结构包含一氧化层、一垫氮化层以及一图案化介电层;以该图案化介电层为遮罩,形成一深沟渠于该基材;形成一共形含砷介电层覆盖该遮罩结构与该深沟渠;形成一光阻层于部份该深沟渠内;以该光阻层为蚀刻终止层,去除该共形含砷介电层之一部份及该图案化介电层;去除该光阻层及剩余的该共形含砷介电层之一部份;形成一介电层填塞该深沟渠;以及以热扩散该共形含砷介电层之砷离子,以形成一下电极板(buried plate)于该基材。2.如申请专利范围第1项所述之方法,其中形成该共形含砷介电层之步骤前,更包含一步骤以高蚀刻选择比蚀刻该图案化介电层,以去除部份该图案化介电层。3.如申请专利范围第1项所述之方法,其中形成该光阻层之步骤包含:形成该光阻层覆盖该共形含砷介电层并填塞该深沟渠;以及去除部份该光阻层至该深沟渠内一预定深度。4.如申请专利范围第1项所述之方法,其中移除该光阻层及剩余的该共形含砷介电层之一部份之步骤包含:去除部份该光阻层;以该光阻层为蚀刻终止层,蚀刻该含砷介电层;以及去除该光阻层。5.如申请专利范围第1项所述之方法,其中该图案化介电层之材料包含硼矽玻璃(Boron Silicate Glass, BSG)。6.如申请专利范围第1项所述之方法,其中该共形含砷介电层之材料包含砷矽酸玻璃(Arsenic SilicateGlass, ASG)。7.一种形成一沟渠式半导体元件的方法,包含:提供一基材;形成一遮罩结构于该基材,该遮罩结构包含一氧化层、一垫氮化层以及一图案化含硼介电层;以该图案化含硼介电层为遮罩,形成一深沟渠于该基材;形成一共形含砷介电层覆盖该遮罩结构与该深沟渠;形成一光阻层于部份该深沟渠内;以该光阻层为蚀刻终止层,去除该共形含砷介电层之一部份及该图案化含硼介电层;去除该光阻层及剩余的该共形含砷介电层之一部份;形成一介电层填塞该深沟渠;以及以热扩散该含砷介电层之砷离子,以形成一下电极板(buried plate)于该基材。8.如申请专利范围第7项所述之方法,其中形成该共形含砷介电层之步骤前,更包含一步骤以高蚀刻选择比蚀刻该图案化含硼介电层,以去除部份该图案化含硼介电层。9.如申请专利范围第7项所述之方法,其中形成该光阻层之步骤包含:形成该光阻层覆盖该共形含砷介电层并填塞该深沟渠;以及去除部份该光阻层至该深沟渠内一预定深度。10.如申请专利范围第7项所述之方法,其中移除该光阻层及剩余的该共形含砷介电层之一部份之步骤包含:去除部份该光阻层;以该光阻层为蚀刻终止层,蚀刻该含砷介电层;以及去除该光阻层。11.如申请专利范围第7项所述之方法,其中该图案化含硼介电层之材料包含硼矽玻璃(Boron SilicateGlass, BSG)。12.如申请专利范围第7项所述之方法,其中该共形含砷介电层之材料包含砷矽酸玻璃(Arsenic SilicateGlass, ASG)。13.一种形成一沟渠式半导体元件的方法,包含:提供一基材;形成一氧化层覆盖该基材;形成一垫氮化层覆盖该氧化层;形成一图案化含硼介电层覆盖该垫氮化层;以该图案化含硼介电层为遮罩,形成一深沟渠于该基材;以高蚀刻选择比蚀刻该图案化含硼介电层,以去除部份该图案化含硼介电层;形成一共形含砷介电层覆盖该遮罩结构与该深沟渠;形成一光阻层覆盖该共形含砷介电层并填塞该深沟渠;去除部份该光阻层至该深沟渠内一预定深度;以该光阻层为蚀刻终止层,去除该共形含砷介电层之一部份及该图案化含硼介电层;去除部份该光阻层;以该光阻层为蚀刻终止层,蚀刻该含砷介电层;去除该光阻层;形成一介电层填塞该深沟渠;以及以热扩散该含砷介电层之砷离子,以形成一下电极板于该基材。图式简单说明:图1显示一依照本发明具体实施例之方法,其中形成深沟渠之步骤;图2显示高选择比进行蚀刻之步骤;图3显示形成共形含砷氧化层之步骤;图4显示形成光阻层填塞深沟渠之步骤;图5显示去除光阻层至深沟渠中预定深度之步骤;图6显示去除图案化介电层之步骤;图7显示去除部份含砷介电层之步骤;图8显示形成下电极板之步骤;图9A显示一种习知之方法;以及图9B显示另一种习知之方法。 |
