| 主权项 |
1.一种记忆体阵列结构,其包含:一基质,其具有一第一极性,包含复数个浅沟渠隔离区域,其实质上连续沿着一第一方向(y)配置;复数个传导字元线,系沿着一第二方向(x)配置,该第二方向系横向于该第一方向,至少部分藉由一捕捉介电质,而自该基质隔离该字元线,其中以具有一第二极性之杂质植入相邻字元线之间该基质的区域,因而产生复数个源极/汲极区域,其系以在该第二方向(x)中该沟渠隔离作为分界,该源极/汲极区域系被配置于沿着该第一方向(y)交替之奇数与偶数行,以及沿着该第二方向(x)交替的奇数与偶数列;复数个传导跨接线连接,其系实质上于该沟渠隔离上电性连接该源极/汲极区域对,偶数列中每一对源极/汲极区域系连接至偶数行中一源极/汲极区域与后续的奇数行中一相邻的源极/汲极区域,且在奇数列中每一对源极/汲极区域系连接至一奇数行中一源极/汲极区域与一后续的偶数行中一相邻的源极/汲极区域;以及复数个传导位元线,其配置系沿着该第一方向(y)而在该跨接线连接之上,每一该位元线系连接该偶数或奇数列中的复数个跨接线连接。2.如申请专利范围第1项的记忆体阵列结构,其中该源极/汲极区域(19)系侧向配置相邻于该字元线(2)。3.如申请专利范围第1项或第2项的记忆体阵列结构,其中:该字元线(2)具有横向的间隔(3);该传导跨接线连接(21)之配置,系相邻于该间隔(3),且藉由该间隔(3)与该字元线(2)电性绝缘;介电质充填(22)系被提供于该传导跨接线连接(21)之间,且该介电质材质层(24)系在该字元线(2)与该传导跨接线连接(21)之上;位元线(4)系被配置于该介电质材质层(24)内;以及位元线接触(5)系被配置在该传导跨接线连接(21)之上,且藉由该介电质材质层(24)中所填充的接触孔而连接至该位元线(4)。4.如申请专利范围第1项或第2项的记忆体阵列结构,其中该字元线实质上藉由该捕捉介电质层,而自该基质完全隔离。5.如申请专利范围第1项或第2项的记忆体阵列结构,其中该记忆体阵列系被使用作为一虚拟接地阵列。6.如申请专利范围第1项或第2项的记忆体阵列结构,其中该位元线系金属位元线。7.如申请专利范围第1项或第2项的记忆体阵列结构,其中该记忆体阵列系一NROM记忆体阵列。8.如申请专利范围第1项或第2项的记忆体阵列结构,其中该捕捉介电质包含一储存层于两分界层之间。9.如申请专利范围第1项或第2项的记忆体阵列结构,其中该储存层系一氮化物层,且该分界层为氧化物层。10.如申请专利范围第1项或第2项的记忆体阵列结构,其中该记忆体阵列系一浮闸极记忆体阵列。11.如申请专利范围第1项或第2项的记忆体阵列结构,其中该传导跨接线连接系由除了多晶矽之外的一电性传导材质所制成。12.一种用于制造一半导体记忆体的方法,其中:在第一步骤中,在一半导体本体或基质的顶侧,以一任意顺序,提供足以形成记忆体电晶体的通道区域之掺质浓度,以及制造平行配置且彼此相距一距离的带状STI隔离(1),在第二步骤中,使用一介电质储存层顺序,其包含一第一分界层(10),一储存层(11)以及一第二分界层(12),在第三步骤中,使用电性传导材质,且在该顶侧与电性隔离一起被图案化,以形成字元线(2),其系相对于该STI隔离(1)横向地彼此相距一距离且平行,在第四步骤中,该字元线(2)系横向地被电性绝缘,以及在该STI隔离(1)与该字元线(2)之间,藉由导入掺质而制造源极/汲极区域,在第五步骤中,将电性传导材质与介电质材质导入至该字元线(2)之间的空隙,且将其图案化,沿着一个别字元线(2),根据该源极/汲极区域的连续编号,其中非配置在一STI隔离(1)不同侧之该源极/汲极区域(19),系各具有相同的编号,a)在该字元线(2)的一侧上,偶数的源极/汲极区域系电性传导连接至该后续编号的奇数源极/汲极区域,以及b)在此字元线(2)的对侧,奇数的源极/汲极区域系电性传导连接至后续编号的偶数源极/汲极区域,以及在第六步骤中,使用带状的电性传导材质,以形成位元线(4),其相对于该字元线(2)系横向地平行配置且彼此相距一距离,且与第五步骤中的所导入的电性传导材质接触连接,因此一个别位元线(4)系电性传导连接至该电性传导材质的部分,该部分系沿着该位元线连续存在于该字元线之间的一空隙中。13.如申请专利范围第12项的方法,其中第四步骤之进行,系藉由在该字元线(2)的侧壁形成间隔(18),且使用该间隔(18)以遮蔽形成该源极/汲极区域之植入。14.如申请专利范围第12项或第13项之方法,其中在第五步骤中,导入该字元线(2)之间空隙的该电性传导材质,其结构使其不会延伸至该间隔(18)之上。15.如申请专利范围第12项或第13项的方法,其中在第二步骤中,制造一氧化物层作为该第一分界层(10),制造一氮化物层做为该储存层(11),以及制造一氧化物层作为该第二分界层(12)。16.如申请专利范围第12项或第13项的方法,其中在第七步骤中,在该位元线(2)之间平面化的顶侧中,制造接触孔,其揭开该字元线(2)的该电性传导材质,以及用另一电性传导材质制造字元线带(6)作为交叉连接,其系经由接触孔充填(23)而电性传导连接至一相关的字元线,且系自该位元线(4)电性绝缘。17.如申请专利范围第12项或第13项的方法,其中第六步骤之进行,系藉由使用介电质材质所制成的一层(24),且在该材质之上具有接触孔以供接触连接,以及在所供的该位元线之区域中具有沟渠,以及以供于该位元线之材质,填充该接触孔与该沟渠。18.如申请专利范围第12项或第13项的方法,其中该字元线(2)系具有由氧化物所制的间隔(18,18a),其系配置于该字元线(2)的该侧壁上,以一氮化物垫(26)覆盖该间隔(18,18a),在该字元线(2)与相关的间隔(18,18a)上,使用一氮化物层,其系侧向突出于该字元线之上,以及第五步骤之进行,系藉由具有一介电质充填(27)之该字元线(2)之间的空隙,且将其平坦化,使用在区域中具有开口之一罩幕,用于电性传导材质,其关于该氮化物层选择性地移除该充填(27)与该区域中的该氮化物垫(26),以及导入该电性传导材质至开口中而制造之。图式简单说明:第1图系一概示图,说明STI隔离与字元线配置图。第2图系一概示图,说明字元线与位元线之配置图。第3图系一概示图,说明字元线、位元线与字元线带之配置图。第4图系沿着字元线之侧视图,说明第一中间产物之制造方法。第5图系一横切侧视图,说明第4图进行下一制造步骤之结果。第6图至第8图系垂直于该字元线之横切侧视图,说明自该中间产物进行不同步骤之后的结果。第9图系一平面图,说明电晶体与字元线之配置图。第10图系一平面图,说明该字元线,位元线与位元线连接之配置图。第11图与第12图系有关该字元线之横切侧视图,说明自该中间产物进行后续同步骤之后的结果。第13图系一概示图,说明该配置之电路图。第14图系一横切侧视图,说明对应于第7图之另一实施例。 |
