发明名称 |
半导体器件及其制造方法 |
摘要 |
通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器,形成DRAM的存储单元电容C3,能够降低工艺成本。通过使用高电介质材料形成电容器,配置在比形成了位线(BL)的布线层更上层上,能够实现高集成化。此外,通过使用2T单元,即使在低电压中工作,也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺,能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。 |
申请公布号 |
CN1633712A |
申请公布日期 |
2005.06.29 |
申请号 |
CN01823596.4 |
申请日期 |
2001.12.14 |
申请人 |
株式会社日立制作所 |
发明人 |
秋山悟;渡部隆夫;松井裕一;平谷正彦 |
分类号 |
H01L27/108;H01L27/10;H01L21/8242 |
主分类号 |
H01L27/108 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种半导体器件,具有逻辑电路和配置在多条字线与多条位线的交点上的多个DRAM存储单元,其特征在于,上述DRAM存储单元具有电容器和第一MISFET,上述电容器具有第一金属电极、形成在第一金属布线层上的第二金属电极、设置在上述第一和第二金属电极之间的第一电介质膜,上述逻辑电路使用形成在上述第一金属布线层上的布线。 |
地址 |
日本东京 |