拥有带快慢重放路径的重放体系结构的处理器

摘要

根据本发明的一个方面，所提供的微处理器包括执行核心、第一重放机制和第二重放机制。执行核心在执行第一条指令当中执行数据预测。如果检测到指示数据预测错误的第一类型的错误，第一重放机制用来通过第一重放路径重放第一条指令。如果检测到指示数据预测错误的第二类型的错误，第二重放机制用来通过第二重放路径重放第一条指令。

主权项

1.一种微处理器，包括：执行核心，在执行第一个指令中执行数据预测；第一重放机制，以确定是否已经检测到指示数据预测错误的第一类型的错误，并且如果已经检测到第一类型的错误就把第一条指令的第一副本发回执行核心重放；以及第二重放机制，确定是否已经检测到第二类型的错误，并且如果已经检测到第二类型的错误就把第一条指令的第二副本发回执行核心重放。