测量电容的结构与方法

摘要

本发明提供一种测量电容的结构与方法，包含一第一埋入掺质区与一重掺杂区位于一底材中，此重掺杂区平行埋入掺质区；若干第二埋入掺质区、第一与第二氧化层于半导体底材中；任一第二埋入掺质区垂直第一埋入掺质区，一端连接至第一埋入掺质区、另一端连接至重掺杂区。任一第一氧化层重叠并位于第二埋入掺质区上方。任一第二氧化层介于任二第一氧化层之间，且第二氧化层的厚度较第一氧化层的厚度薄。至少二个第一与若干第二多晶硅列位于底材上。其中二个第一多晶硅列分别位于第二埋入掺质区的两侧。每一第二多晶硅列垂直并位于第一多晶硅列之间，且每一第二多晶硅列之一端不连接至二个第一多晶硅列。应用此一结构可测量得到与字符线有关之个别电容值。

主权项

1.一种测量电容的结构，包含：一半导体底材；一第一条状埋入掺质区于该半导体底材中；一条状重掺杂区于该半导体底材中，其中该条状重掺杂区平行该条状埋入掺质区；复数个第二条状埋入掺质区于该半导体底材中，其中任一该第二条状埋入掺质区垂直该第一条状埋入掺质区，且任一该第二条状埋入掺质区的一端连接至该第一条状埋入掺质区、另一端连接至该条状重掺杂区；复数个第一氧化层于该半导体底材中，其中任一该第一氧化层重叠并位于任一该第二条状埋入掺质区上方；复数个第二氧化层于该半导体底材中，其中任一该第二氧化层介于任二该第一氧化层之间，且每一该第二氧化层的厚度较任一该第一氧化层的厚度薄；至少二个条状第一多晶硅列于半导体底材上，其中该二个条状第一多晶硅列分别位于该复数个第二条状埋入掺质区的两侧；及复数个条状第二多晶硅列于半导体底材上，其中每一该条状第二多晶硅列垂直并位于该二个条状第一多晶硅列之间，且每一该条状第二多晶硅列的一端不连接至该二个条状第一多晶硅列。