| 主权项 |
1.一种晶片堆叠式半导体封装件,包括:一晶片承载件,具有一上表面及一相对之下表面,并开设有一贯穿其中之开孔;一不具导热性构件,形成于该晶片承载件之上表面上的预定区域且遮覆住该开孔,该不具导热性构件具有一第一表面及一相对之第二表面,其中该第一表面朝向远离该开孔之方向,而该第二表面则面向该开孔;一第一晶片,接置于该不具导热性构件之第一表面上并电性连接至该晶片承载件之上表面上未形成有不具导热性构件的区域;一第二晶片,接置于该不具导热性构件之第二表面上并收纳于该晶片承载件之开孔中,且该第二晶片电性连接至该晶片承载件之下表面;以及一封装胶体,用以包覆该第二晶片,并具有一空穴以藉之收纳及露出该第一晶片。2.如申请专利范围第1项之晶片堆叠式半导体封装件,复包括:一第三晶片,堆叠于该第二晶片上并电性连接至该晶片承载件之下表面,且使该第三晶片为该封装胶体所包覆。3.如申请专利范围第1项之晶片堆叠式半导体封装件,复包括:一红外线滤光器及一透镜,为该封装胶体所支持,其中该红外线滤光器位于该第一晶片上方,而该透镜位于该红外线滤光器上方,以使光线穿透该透镜及红外线滤光器而到达该第一晶片。4.如申请专利范围第1项之晶片堆叠式半导体封装件,其中该第一晶片与第二晶片藉多数焊线电性连接至该晶片承载件。5.如申请专利范围第2项之晶片堆叠式半导体封装件,其中该第三晶片藉多数焊线电性连接至该晶片承载件。6.如申请专利范围第1项之晶片堆叠式半导体封装件,其中该晶片承载件系基板。7.如申请专利范围第1项之晶片堆叠式半导体封装件,其中该晶片承载件系导线架,该导线架具有多数围绕该开孔之导脚。8.如申请专利范围第3项之晶片堆叠式半导体封装件,其中该第一晶片系互补金氧半导体(CMOS,complementary metal oxide semiconductor)晶片。9.如申请专利范围第1项之晶片堆叠式半导体封装件,其中该不具导热性构件以一抗热性材料制成。10.一种晶片堆叠式半导体封装件之制法,包括下列步骤:制备一晶片承载件,该晶片承载件具有一上表面及一相对之下表面并开设有一贯穿其中之开孔;形成一不具导热性构件于该晶片承载件之上表面上的预定区域,且使该不具导热性构件遮覆住该开孔,其中该不具导热性构件具有一第一表面及一相对之第二表面,该第一表面朝向远离该开孔之方向,而该第二表面则面向该开孔;接置一第一晶片于该不具导热性构件之第一表面上,并电性连接该第一晶片至该晶片承载件之上表面上未形成有不具导热性构件的区域;接置一第二晶片于该不具导热性构件之第二表面上,且使该第二晶片收纳于该晶片承载件之开孔中,并电性连接该第二晶片至该晶片承载件之下表面;以及形成一封装胶体以包覆该第二晶片,且该封装胶体具有一空穴以藉之收纳及露出该第一晶片。11.如申请专利范围第10项之制法,复包括:堆叠一第三晶片于该第二晶片上,并电性连接该第三晶片至该晶片承载件之下表面,且使该第三晶片为该封装胶体所包覆。12.如申请专利范围第10项之制法,复包括:提供一红外线滤光器及一透镜,使其为该封装胶体所支持,其中该红外线滤光器位于该第一晶片上方,而该透镜位于该红外线滤光器上方,以使光线穿透该透镜及红外线滤光器而到达该第一晶片。13.如申请专利范围第10项之制法,其中该第一晶片与第二晶片藉多数焊线电性连接至该晶片承载件。14.如申请专利范围第11项之制法,其中该第三晶片藉多数焊线电性连接至该晶片承载件。15.如申请专利范围第10项之制法,其中该晶片承载件系基板。16.如申请专利范围第10项之制法,其中该晶片承载件系导线架,该导线架具有多数围绕该开孔之导脚。17.如申请专利范围第12项之制法,其中该第一晶片系互补金氧半导体(CMOS,complementary metal oxidesemiconductor)晶片。18.如申请专利范围第10项之制法,其中该不具导热性构件以一抗热性材料制成。图式简单说明:第1图系本发明第一实施例之半导体封装件的剖视图;第2A至2E图系第1图所示之半导体封装件的制程步骤示意图;第3图系本发明第二实施例之半导体封装件的剖视图;第4图系本发明第三实施例之半导体封装件的剖视图;第5图系一习知半导体封装件的剖视图;以及第6图系另一习知半导体封装件的剖视图。 |
