高速传送架构

摘要

一种高速传送架构，系连结于一主机之通用串列汇流排主控器及一周边装置之间，包括一具有第一资料传输埠及第二资料传输埠的双埠记忆体，提供双埠记忆体与周边装置之间执行大量资料传输的直接记忆体存取器，以及控制周边装置存取双埠记忆体的微处理器。因此主机之通用串列汇流排主控器由第一资料传输埠将资料写入于双埠记忆体的同时，微处理器可令周边装置由第二资料传输埠即时读取双埠记忆体的资料，并由直接记忆体存取器负责双埠记忆体与周边装置之间的资料传输；藉此，可让周边装置以高速接收主机的输出资料。