| 发明名称 |
Output buffer slew rate control using clock signal |
| 摘要 |
A signal generated by circuitry for an output buffer is identified relative to a clock signal to control a slew rate of the circuitry for an output buffer.
|
| 申请公布号 |
US2005127947(A1) |
申请公布日期 |
2005.06.16 |
| 申请号 |
US20030732687 |
申请日期 |
2003.12.10 |
| 申请人 |
ARNOLD BARRY J.;KOCH KENNETH II;BARNES PHILIP L. |
发明人 |
ARNOLD BARRY J.;KOCH KENNETH II;BARNES PHILIP L. |
| 分类号 |
H03K19/003;(IPC1-7):H03K19/00 |
主分类号 |
H03K19/003 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
