发明名称 无电容单一晶体管动态随机存取存储器单元及制造方法
摘要 在一介电质填充沟渠(4)的侧壁上,垂直安置沟道区(11)与源极-漏极区(9、10)。在其对立侧,半导体材料由栅极介电质(18)和置于该半导体材料切口的栅电极(16)限定。一存储器单元阵列包括多个垂直定向的条带型半导体区,其中在其顶部与底部布植源极-漏极区,而嵌入四周绝缘材料中的沟道区则在二者之间,用作一浮体。
申请公布号 CN1628386A 申请公布日期 2005.06.15
申请号 CN03803414.X 申请日期 2003.01.23
申请人 因芬尼昂技术股份公司;因芬尼昂技术弗拉斯有限责任两合公司 发明人 J·维尔勒
分类号 H01L27/108;H01L21/8242 主分类号 H01L27/108
代理机构 中国专利代理(香港)有限公司 代理人 程天正;梁永
主权项 1.一种无电容单一晶体管动态随机存取存储器单元,其中在半导体材料中,一沟道区系安置在源极与漏极的掺杂区之间,该区系嵌在介电材料中,其方式使得无外加电位的情形下,该沟道区至少部分泛空电荷载体,以及一栅电极安置在该沟道区上,且系由一栅极介电质与后者隔离,其中一由介电材料(4)所构成的区域系在一半导体主体(1)或衬底的一顶侧上形成,该沟道区(11)则安置在介电材材料(4)构成该区域的一侧壁上,该源极-漏极区(9、10)在该顶侧垂直方向的两侧紧邻该沟道区(11),该栅电极(16)系安置在该沟道区(11)远离介电材料(4)构成该区域的一侧上,且系由用作栅极介电质的一介电层(18),将其与该沟道隔离,以及该栅电极(16)与一字线连接,而该半导体主体(1)或衬底的一上部源极-漏极区(10)则与一位线连接。
地址 德国慕尼黑