发明名称 | 半导体集成电路验证方法和测试模式准备方法 | ||
摘要 | 在本发明的半导体集成电路验证方法中,基于通过RTL验证等获得的来自集成电路的信号期望值,以及基于通过静态时序分析(STA)获得的信号延迟信息,提取测试模式的期望值比较时间(选通时间),或者执行关于实际产生的信号的值是否与期望值相匹配的期望值验证。以这种方式,本发明的方法允许考虑到在LSI处理、温度、电压等中的变化和测试装置的约束而准备测试模式。 | ||
申请公布号 | CN1627091A | 申请公布日期 | 2005.06.15 |
申请号 | CN200410098550.8 | 申请日期 | 2004.12.09 |
申请人 | 松下电器产业株式会社 | 发明人 | 吉田贵辉;赵智敬介 |
分类号 | G01R31/28 | 主分类号 | G01R31/28 |
代理机构 | 北京市金杜律师事务所 | 代理人 | 酆迅 |
主权项 | 1.一种半导体集成电路验证方法,其中使用从一个要被验证的集成电路中输出的信号、依据已经输入到所述集成电路中的测试模式来执行操作验证,所述方法包括:使用操作期望值和在测试周期内信号发生变化的时段提取期望值比较时间的步骤(a),其中在所述期望值比较时间处将所述信号的值和所述操作期望值进行比较。 | ||
地址 | 日本大阪府 |