发明名称 数据发送设备和数据发送方法
摘要 数据发送设备发送多比特的并行数据。该数据发送设备包括并行数据控制单元,当表示第一逻辑电平的比特数目大于表示第二逻辑电平的比特数目时,该并行数据控制单元输出并行数据每一比特的逻辑电平被翻转的并行数据;数据发送器部分,允许第一电流流到相应于并行数据控制单元输出的并行数据中表示第一逻辑电平的比特的信号线;以及并行数据供给控制单元,将其每比特的逻辑电平被翻转的并行数据提供给接收侧。
申请公布号 CN1627281A 申请公布日期 2005.06.15
申请号 CN200410100694.2 申请日期 2004.12.08
申请人 恩益禧电子股份有限公司 发明人 遊佐和幸
分类号 G06F13/38;G09G3/36 主分类号 G06F13/38
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏;陆弋
主权项 1.一种经由多条信号线而将发送侧提供的多比特并行数据并行地发送到接收侧的数据发送设备,多比特的每一比特表示第一逻辑电平或第二逻辑电平,该数据发送设备包括:并行数据控制单元,当并行数据中表示第一逻辑电平的比特数目等于或小于表示第二逻辑电平的比特数目,该并行数据控制单元输出并行数据,并且当表示第一逻辑电平的比特数目大于表示第二逻辑电平的比特数目时,该并行数据控制单元输出将其每一比特的逻辑电平翻转的并行数据,以及输出指示发送侧提供的并行数据是否被翻转的翻转信息;相应于并行数据控制单元输出的并行数据的每一比特的多条信号线;数据发送器部分,允许第一电流流到相应于并行数据控制单元输出的并行数据中表示第一逻辑电平的比特的信号线,并且允许比第一电流大的第二电流流到相应于并行数据中表示第二逻辑电平的比特的信号线;数据接收器部分,通过输出表示第一逻辑电平的比特以作为相应于流入第一电流的信号线的输出并且输出表示第二逻辑电平的比特以作为相应于流入第二电流的信号线的输出,而输出多比特的并行数据;并行数据供给控制单元,当翻转信息指示由发送侧所提供的并行数据被翻转时,该并行数据供给控制单元将数据接收器部分输出的并行数据的每比特的逻辑电平进行翻转的并行数据提供到接收侧,并且当翻转信息指示发送侧提供的并行数据没有被翻转时,该并行数据供给控制单元将数据接收器部分输出的并行数据提供到接收侧。
地址 日本神奈川