| 主权项 |
1.一种形成半导体元件之方法,至少包含以下步骤:提供一半导体基板,该基板含有一第一导体层及一磊晶层,该两层具有相同导电型杂质掺杂,且该磊晶层掺杂浓度低于该第一导体层;形成一第一氧化层于该磊晶层上;形成一第一光阻图案于该氧化层上以定义护环区域;进行一第一蚀刻制程蚀刻该第一氧化层,以该光阻图案为罩幕;除去该第一光阻图案;形成一多晶矽层于所有裸露的表面;全面进行离子布植,以布植p型杂质于多晶矽层中;施以一退火制程,活化该p型杂质,同时以该多晶矽层为p型杂质之来源向该多晶矽层下的该磊晶层扩散,以形成p型区域;施以高温氧化制程,用以将该多晶矽层氧化成为第二氧化层,同时使p型区域扩大而形成护环区;形成第二光阻图案于该第二氧化层上,以定义出主动区;施以蚀刻制程,蚀刻该第二氧化层,以该第二光阻图案为罩幕;除去该第二光阻图案;形成一萧特基阻障金属层于所有裸露的表面;进行一退火制程,以使该萧特基阻障金属层与矽反应,因此形成一金属矽化物层;除去未反应之萧特基阻障壁金属层;形成一顶部金属层于裸露的表面;图案化该顶部金属层以定义阳极置;施以研磨制程,以研磨该半导体基板背面,至裸露该第一导体层;及形成一金属层于该半导体基板背面以作为阴极。2.如申请专利范围第1项所述之方法,其中上述之BF2+及/或硼离子植入剂量与能量分别为1E11至5E16/cm2,及10至400KeV。3.如申请专利范围第1项所述之方法,其中上述之多晶矽层厚度为约10至1000nm。4.如申请专利范围第1项所述之方法,其中上述之退火制程约在200至850℃下进行。5.如申请专利范围第1项所述之方法,其中上述之萧特基阻障金属层是选自于Ti、TiN、Ni、Cr、Mo、Pt、Zr、W及其组合的其中之一种,而顶部金属层系选自TiNi及Ag或Al或TiN/Al或Cu/Al的其中之一种的堆叠层构成。6.如申请专利范围第1项所述之方法,其中上述之第二光且图案覆盖住部分该护环区域,所以该主动区位在两个护环间并且包含部分的护环。7.一种半导体功率整流元件,至少包含以下部分:一半导体基板,包含一第一导电层及一磊晶层形成于其上,其中该第一导电层及该磊晶层掺杂有第一型导电性杂质,且该磊晶层掺杂浓度较低;一阴极金属层形成于该第一导电层背面上;四个护环线状排列于该磊晶层内,且掺杂有第二型导电型杂质,其中,最外侧之两个护环部分被一氧化层覆盖,并作为终止区;及一萧特基矽化层该磊晶层上,且位于分开的该氧化层之间。一阳极金属层形成于该萧特基矽化层上并延伸以覆盖该氧化层上。8.如申请专利范围第7项所述之半导体功率整流元件,其中该护环区由两种第二型导电型杂质以只扩散所形成。9.如申请专利范围第7项所述之半导体功率整流元件,其中该萧特基矽化层系选自Ti、TiN、Ni、Cr、Mo、Pt、Zr及W其中一种与矽反应产生之金属矽化层构成,而其中该阳极金属层系由Ti/Ni及Ag或Al或TiN/A1或Cu/Al的其中之一种的堆叠层构成。图式简单说明:第1A至1C图显示传统萧特基二极体具有p+护环结构之制造方法之横截面示意图。第2图显示根据本发明的方法,以光阻图案定义护环之横截面示意图。第3图显示根据本发明之方法,形成一多晶矽层于所有区域后,再施以B+ or BF2+离子布植的横截面示意图。第4图显示根据本发明之方法,以多晶矽层为杂质来源,施以退火制程使杂质扩散进入n-磊晶层以形成p+区的横截面示意图。第5图显示根据本发明之方法,施以热氧化制程以形成第二氧化层,同时使p+掺杂区扩大之横截面示意图。第6图显示根据本发明之方法,再涂布一第二光阻图案于第二氧化层上,以定义主动区之横截面示意图。第7图显示根据本发明之方法,以第二光阻图案为罩幕,除去裸露的第二氧化层后,再形成萧特基金属矽化层于主动区上,最后再形成一阳极金属层,基板背面形成阴极金属层的横截面示意图。第8A及8B图显示根据本发明之方法,元件的概要布局示意图。第9图显示根据本发明之方法,示萧特基二极体横截面示意图。 |
