发明名称 在记忆体互连中用于边频带读取返回标题之方法与装置
摘要 本发明揭示一种经由一边频带读取返回标题达到记忆体读取操作最佳化之方法及装置。接收一读取请求以起动一读取,及在传送读取结果之前传送一读取返回标题。
申请公布号 TWI234071 申请公布日期 2005.06.11
申请号 TW091125041 申请日期 2002.10.25
申请人 英特尔公司 发明人 蓝迪B. 欧斯本
分类号 G06F12/00 主分类号 G06F12/00
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种达到记忆体读取操作最佳化之方法,其包括:接收一读取请求;起动一读取以回应该读取请求;接收该读取结果;及在传送结果之前传送一读取返回标题。2.如申请专利范围第1项之方法,其中读取返回标题系在一边频带中传送。3.如申请专利范围第2项之方法,其中之前时间系在起动时决定。4.一种达到记忆体读取操作最佳化之方法,其包括:起动一读取以回应一读取请求;及在接收读取结果之前传送一读取返回标题。5.如申请专利范围第4项之方法,其中读取返回标题系在一边频带中传送。6.如申请专利范围第5项之方法,其中之前时间系在起动时决定。7.一种处理器系统记忆体系统介面,其包括:一记忆体系统输入,其耦合以接收来自一处理器系统源的资料;一记忆体系统控制输入,其耦合以接收来自一处理器系统源的记忆体控制讯号;一记忆体系统输出,其耦合经一第一链路传送资料至处理器系统源;及一记忆体系统控制输出,其耦合经一第二链路传送记忆体控制讯号至处理器系统源。8.如申请专利范围第7项之处理器系统记忆体系统介面,其中资料经该第一链路传送至处理器系统源系在记忆体控制讯号经该第二链路传送至处理器系统源之后。9.如申请专利范围第7项之处理器系统记忆体系统介面,其中该第一链路及该第二链路为不同的链路。10.一种机器可读取媒体,其中储存指令,当指令由一系统执行时会造成该系统执行下列步骤:接受一来源的一读取请求;起动一读取以回应该读取请求;自该读取接收资料;传送一读取返回标题至该来源;及传送资料至该来源。11.如申请专利范围第10项之机器可读取媒体,其中读取返回标题系在资料之前传送。12.如申请专利范围第10项之机器可读取媒体,其中读取返回标题系经资料以外的一不同链路传送至该来源。13.一种达到记忆体读取操作最佳化之系统,其包括:一处理器,其能发送一读取请求、一写入请求及控制资讯;及一记忆体介面装置,其耦合至处理器及一记忆体,其中记忆体介面装置接收读取及写入请求,及控制资讯,及传送记忆体资料至处理器,及控制讯号。14.如申请专利范围第13项之系统,其中记忆体资料及控制讯号经不同链路传送至该处理器。15.如申请专利范围第14项之系统,其中该控制讯号传送至处理器系在传送记忆体资料至该处理器之前。16.一种达到记忆体读取操作最佳化之装置,其包括:用于接收一读取请求的构件;用于传送一读取返回标题的构件;及用于传送读取资料的构件。17.如申请专利范围第16项之装置,其中用于传送该读取返回标题的构件与用于传送读取资料的构件不同。18.如申请专利范围第17项之装置,其中传送读取返回标题系在传送该读取资料之前完成。19.如申请专利范围第16项之装置,其中用于传送读取资料的构件进一步包括构件用于一读取返回资料路径中以一记忆体读取资料率相同的资料率传送读取返回资料。20.如申请专利范围第19项之装置,其中读取返回资料率及记忆体读取资料率与一外部记忆体介面资料率相同。21.如申请专利范围第20项之装置,其中在读取返回资料路径中记忆体读取资料无多重传输。图式简单说明:图1根据一具体实施例显示一网路环境其中实现本发明。图2为根据一具体实施例显示一电脑系统的方块图;图3为根据一具体实施例显示一记忆体埠介面;图4A及4B显示一读取请求封包占先一写入请求封包的两具体实施例;图5为根据一具体实施例显示发送一早先读取请求至记忆体;图6A及6B显示传送一读取返回标题的两具体实施例;图7为根据一具体实施例显示一记忆体埠介面;图8为根据一具体实施例显示一记忆体埠协定;图9为根据一具体实施例显示一搬移需要4转送;图10为根据一具体实施例显示一搬移;图11为根据一具体实施例显示一链结层的暂时移动及一搬移中的酬载;图12为根据另外具体实施例显示一记忆体埠协定;图13为根据一具体实施例显示一记忆体指令格式;图14为根据一具体实施例显示一元件指令格式;图15为根据一具体实施例显示一结构指令格式;图16为根据一具体实施例显示一出口链结层格式;图17为根据一具体实施例显示一入口链结层格式位元;图18为根据一具体实施例显示一读取返回标题格式;图19为根据一具体实施例显示一写入确认格式;及图20为根据一具体实施例显示一状态格式。
地址 美国