| 主权项 |
1.一种积体电路记忆体装置,包括: 一源极线; 一资料输入电路,用以输出一n位元资料字元; 一虚拟资料输入电路,用以输出该n位元资料字元 之一补数(complement); 一记忆格阵列,包括连接到该源极线之n个记忆格 该些n个记忆格对应到该n位元资料字元,用以从该 源极线汲取(draw)电流;以及 一虚拟记忆格阵列,包括连接到该源极线之n个虚 拟记忆格,该些n个虚拟记忆格对应到该n位元资料 字元之该补数,用以从该源极线汲取电流,因此从 该源极线汲取电流之记忆格与虚拟记忆格之一总 数目是为n个。 2.如申请专利范围第1项所述之积体电路记忆体装 置,其中每一该些n个记忆格与该些n个虚拟记忆格, 包括一分离闸极快闪记忆格。 3.如申请专利范围第1项所述之积体电路记忆体装 置,其中该些n个记忆格与该些n个虚拟记忆格,藉由 各别的源极端共同被连接到该源极线。 4.如申请专利范围第1项所述之积体电路记忆体装 置,其中该些n个记忆格透过n个汲极端各别地被连 接到该n位元资料字元,并且其中该些n个虚拟记忆 格透过n个虚拟汲极端各别地被连接到该n位元资 料字元之该补数。 5.一种积体电路记忆体装置,包括: 一源极线; 一记忆格阵列,包括连接到该源极线之n个记忆格, 该些n个记忆格对应到一n位元资料字元,用以从该 源极线汲取电流;以及 一虚拟记忆格电路,用以对应到该n位元资料字元 以从该源极线汲取电流,因此在一程式化运作期间 ,由该记忆格阵列与该虚拟记忆格电路所汲取之一 总电流是为n*由该些n个记忆格之一所汲取之一电 流。 6.如申请专利范围第5项所述之积体电路记忆体装 置,其中每一该些n个记忆格包括一分离闸极快闪 记忆格。 7.如申请专利范围第5项所述之积体电路记忆体装 置,其中该些n个记忆格藉由各别的源极端共同被 连接到该源极线。 8.如申请专利范围第5项所述之积体电路记忆体装 置,更包括: 一资料输入电路,对应到该n位元资料字元产生n个 输出电压;以及 其中该些n个记忆格各别透过n个汲极端s接收该些n 个输出电压。 9.如申请专利范围第5项所述之积体电路记忆体装 置,其中该虚拟记忆格电路,包括: 一电流添加电路,用以对应到该n位元资料字元,以 在一虚拟位元线上产生一输出电压;以及 一虚拟记忆格,用以对应到在该虚拟位元线上之该 输出电压,从该源极线汲取电流。 10.一种积体电路记忆体装置,包括: 一源极线; 一记忆格阵列,包括被连接到该源极线之n个记忆 格,该些n个记忆格被用以对应到一n位元资料字元, 以从该源极线汲取电流;以及 一虚拟记忆格电路,包括连接到该源极线之n/y个虚 拟记忆格,该些n/y个虚拟记忆格被用以对应到该n 位元资料字元,以从该源极线汲取电流,因此由该 些n/y个虚拟记忆格各别之一所汲取之各别的电流, 其范围是从大约为0到y*由该些n个记忆格之一所汲 取之一电流。 11.如申请专利范围第10项所述之积体电路记忆体 装置,其中每一该些n个记忆格与该些n/y个虚拟记 忆格,包括一分离闸极快闪记忆格。 12.如申请专利范围第10项所述之积体电路记忆体 装置,其中该些n个记忆格藉由各别的源极端共同 被连接到该源极线。 13.如申请专利范围第10项所述之积体电路记忆体 装置, 一资料输入电路,对应到该n位元资料字元产生n个 输出电压;以及 其中该些n个记忆格各别透过n个汲极端接收该n位 元资料字元。 14.如申请专利范围第10项所述之积体电路记忆体 装置,其中该虚拟记忆格电路,包括: 一输入电路,对应到该n位元资料字元在至少一虚 拟位元线上产生一输出电压;以及 一虚拟记忆格阵列,包括至少一虚拟记忆格,用以 对应到该输出电压,在该至少一虚拟位元线上从该 源极线汲取电流。 15.一种方法,用以运作一积体电路记忆体装置,包 括: 施加n个程式化电压到一记忆格阵列,该记忆格阵 列包括n个记忆格,以使该记忆格阵列从一源极线 汲取电流;以及 施加至少一程式化电压到一虚拟记忆格电路,以使 该虚拟记忆格电路从该源极线汲取电流,因此在一 程式化运作期间由该记忆格阵列与该虚拟记忆格 阵列所汲取之一总电流,是为n*该些n个记忆格之一 所汲取之一电流。 16.如申请专利范围第15项所述之方法,更包括: 对应到一n位元资料字元产生该些n个程式化电压; 以及 对应到该n位元资料字元产生该至少一程式化电压 。 17.一种快闪记忆体装置,包括: 一记忆格阵列,包括ni x 2m个记忆格,其具有一汲极 连接到每一ni个位元线、一闸极连接到每一2m个字 元线,以及一源极连接到每一m个源极线,其中每一n 组记忆格,包括i个位元线;以及 一虚拟阵列,包括2m个电晶体,其具有一闸极连接到 每一该些2m个字元线、一源极连接到每一该些m个 源极线,以及一汲极连接到至少一或多个虚拟位元 线; 其中在一程式化运作中,当该记忆格阵列中之该n 个记忆格被程式化时,对应到n个输入资料,从该源 极线流到该些位元线之一偏压电流与从该源极线 流到该至少一或多个虚拟位元线之一偏压电流之 一总和,等于从该源极线流到该n个位元线之一偏 压电流。 18.一种快闪记忆体装置,包括: 一记忆格阵列,包括ni x 2m个记忆格,其具有一汲极 连接到每一ni个位元线、一闸极连接到每一2m个字 元线,以及一源极连接到每一m个源极线,其中每一n 组记忆格,包括1个位元线; 一程式化电路,用以在一程式化运作中,对应到n个 输入资料,产生一偏压电流从一已选择源极线流到 该记忆格阵列之已选择位元线; 一虚拟阵列,包括2m个电晶体,其具有一闸极连接到 每一该些2m个字元线、一源极连接到每一该些m个 源极线,以及一汲极连接到至少一虚拟位元线;以 及 一虚拟程式化电路,用以在一程式化运作中,对应 到该n个输入资料,产生一偏压电流,从该虚拟阵列 之一已选择源极线流到该至少一或多个虚拟位元 线。 19.如申请专利范围第18项所述之快闪记忆体装置, 其中在一程式化运作中,当该记忆格阵列中之n个 记忆格被程式化时,从该已选择源极线流到该些已 选择位元线之一偏压电流与从该已选择源极线流 到该至少一或多个虚拟位元线之一偏压电流之一 总和,等于从该已选择源极线流到该些n个位元线 之一偏压电流。 20.如申请专利范围第18项所述之快闪记忆体装置, 其中每一该ni x 2m个记忆格,包括一分离闸极快闪 记忆格。 21.如申请专利范围第18项所述之快闪记忆体装置, 其中该虚拟阵列,包括n x 2m个虚拟记忆格,其具有 一汲极连接到每一该些n个虚拟位元线、一闸极连 接到每一该些2m字元线,以及一源极被连接到每一 该些m个源极线。 22.如申请专利范围第21项所述之快闪记忆体装置, 其中每一该n x 2m个虚拟记忆格,包括一分离闸极快 闪记忆格。 23.如申请专利范围第21项所述之快闪记忆体装置, 其中该虚拟程式化电路,包括n个资料输入电路,用 以对应到该些n个输入资料,输入资料到每一该些n 个虚拟位元线; 每一该些n个资料输入电路,包括: 一第一拉升电晶体,具有一源极、一闸极与一汲极 ,其中一电源电压(power voltage)被施加到该源极,该 输入资料被施加到该闸极,以及该汲极被连接到该 虚拟位元线; 一第一拉降电晶体,具有连接到该虚拟位元线之一 汲极以及一闸极,其中该输入资料被施加到该闸极 ; 一偏压电流产生电晶体,具有一汲极连接到该第一 拉降电晶体之一源极,以及一源极,其中一接地电 压被施加到该源极,用以对应到在一程式化运作中 产生之一偏压电压产生该偏压电流;以及 一重置电晶体,用以对应到在一抹除运作、一读取 运作,与一持机状态中产生之一控制信号,重置该 虚拟位元线到一接地电压位阶。 24.如申请专利范围第18项所述之快闪记忆体装置, 其中该虚拟阵列包括n/y x 2m个虚拟记忆格,其具有 一汲极连接到每一n/y个虚拟位元线、一闸极连接 到每一该些2m个字元线,以及一源极连接到每一该 些m个源极线。 25.如申请专利范围第24项所述之快闪记忆体装置, 其中每一该些n/yx2m个虚拟记忆格包括一分离闸极 快闪记忆格。 26.如申请专利范围第24项所述之快闪记忆体装置, 其中该虚拟程式化电路,包括n/y组资料输入电路, 对应到该n个输入资料之预定个数个输入资料,以 提供资料到每一该些n/y个虚拟位元线,每一该些n/y 组该资料输入电路,包括: 一或(OR)闸极,用以执行该预定个数个输入资料之 一逻辑或(logical OR)运算; 一第一拉升电晶体,具有一源极、一闸极与一汲极 ,其中一电源电压(power voltage)被施加到该源极,该 或(OR)闸极之一输出信号被施加到该闸极,该汲极 连接到该虚拟位元线; 一预定个数个第一拉降电晶体,具有连接到该虚拟 位元线之一汲极以及一闸极,其中该预定个数个输 入资料各别地被施加到该闸极; 一预定个数个偏压电流产生电晶体,具有一汲极连 接到每一该预定个数个第一拉降电晶体之一源极 、以及一源极,其中一接地电压被施加到该源极, 并且对应到在一程式化运作中产生之一偏压电压 以产生该偏压电流;以及 一重置电晶体,用以对应到在一抹除运作、一读取 运作与一待机状态中产生之一控制信号,重置该虚 拟位元线到一接地电压位阶。 27.如申请专利范围第18项所述之快闪记忆体装置, 其中该虚拟阵列,包括2m个电晶体,其具有一汲极连 接到该至少一虚拟位元线其中之一、一闸极连接 到每一该些2m个字元线,以及一源极连接到每一该 些m个源极线。 28.如申请专利范围第27项所述之快闪记忆体装置, 其中每一该些2m个电晶体包括一NMOS电晶体,并且每 一该NMOS电晶体之一闸极氧化物相对地较厚。 29.如申请专利范围第27项所述之快闪记忆体装置, 其中该虚拟程式化电路,包括: 一拉升电晶体,具有一源极被连接到该该至少一虚 拟位元线其中之一、以及一闸极,其中该n个输入 资料之一组合信号被施加到该闸极; n个拉降电晶体,具有一汲极连接到该拉升电晶体 之一汲极、以及一闸极,其中该n个输入资料各别 被施加到该闸极; n个偏压电流产生电晶体,具有一汲极、一闸极以 及一源极,其中该汲极连接到每一该n个拉降电晶 体之一源极,在一程式化运作中一偏压电压被施加 到该闸极,以及一接地电压被施加到该源极;以及 一重置电晶体,用以在一抹除运作、一读取运作, 以及一待机状态中,对应到一控制信号,重置该虚 拟位元线到一接地电压位阶。 30.一种程式化一快闪记忆体装置之方法,该快闪记 忆体装置具有一记忆格阵列,包括ni x 2m个记忆格, 其具有一汲极连接到每一ni个位元线,其中每一该n 组记忆格,包括i个位元线、一闸极连接到每一2m个 字元线,以及一源极连接到每一m个源极线,该方法 包括: 提供至少2m个电晶体,具有一闸极连接到每一该2m 个字元线、一源极连接到每一该m个源极线,以及 一汲极连接到至少一或多个虚拟位元线; 在一程式化运作中,对应到n个输入资料,从该记忆 格阵列之一已选择源极线,产生一偏压电流到(n-x) 个已选择位元线,其中x为从0到n之一整数; 在一程式化运作中,对应到该n个输入资料,产生一 偏压电流从该已选择源极线流到该至少一或多个 虚拟位元线,该偏压电流系等于,当该记忆格阵列 中之该些x个记忆格被程式时,从该已选择源极线 流到该x个位元线之一偏压电流。 图式简单说明: 第1图为一方块图,绘示一传统的分离闸极非或(NOR) 型快闪记忆体装置; 第2图为一方块图,绘示一分离闸极非或(NOR)型快闪 记忆体装置,系依据本发明的某些实施例; 第3图为一电路图,绘示第2图之快闪记忆体装置之 一资料输入电路,系依据本发明的某些实施例; 第4图为一电路图,绘示第2图之快闪记忆体装置之 一虚拟资料输入电路,系依据本发明的某些实施例 ; 第5图为一方块图,绘示一分离闸极非或(NOR)型快闪 记忆体装置,系依据本发明之另外的实施例; 第6图为一电路图,绘示第5图之快闪记忆体装置之 一虚拟资料输入电路,系依据本发明的某些实施例 ; 第7图为一方块图,绘示一分离闸极非或(NOR)型快闪 记忆体装置,系依据本发明之另外的实施例;以及 第8图为一电路图,绘示一第7图之快闪记忆体装置 之电流添加电路,系依据本发明的某些实施例。 |
