发明名称 | 降低等离子损害的导流电路及半导体制造方法 | ||
摘要 | 一种减少MOS晶体管的栅极氧化层遭受等离子损害的方法。先在基底上的MOS晶体管上形成一介电层。接着于介电层内蚀刻出一第一接触洞通达MOS晶体管的栅极,以及一第二接触洞通达基底的N型井,并于介电层上、第一接触洞以及第二接触洞内形成一导流电路,且于导流电路中电连接一断电区域,使MOS晶体管与N型井形成电连接,让在工艺中原本会进入栅极氧化层中的离子藉由导流电路被导至N型井内,以减少栅极氧化层遭受等离子损害,在完成MOS晶体管工艺之后,切断断电区域的电连接。 | ||
申请公布号 | CN1205673C | 申请公布日期 | 2005.06.08 |
申请号 | CN01117696.2 | 申请日期 | 2001.05.16 |
申请人 | 联华电子股份有限公司 | 发明人 | 陈衣凡;卜起经;范寿康 |
分类号 | H01L29/78;H01L21/336 | 主分类号 | H01L29/78 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
主权项 | 1.一种用来减少一金属氧化物半导体晶体管的栅极氧化层遭受等离子损害的导流电路,该导流电路设于一半导体晶片上,该半导体晶片上包括一基底,该金属氧化物半导体晶体管设于该基底上,一介电层覆盖于该金属氧化物半导体晶体管上,以及该导流电路设于该介电层之上,该导流电路包括:一至少包括一第一接触端与一第二接触端的导线,且该第一接触端电连接于该金属氧化物半导体晶体管顶部的一栅极导电层,而该第二接触端则电连接于该基底上的一掺杂区;以及一断电区域,设于该导线中,用来切断该导线与该金属氧化物半导体晶体管的电连接,且该导流电路与该断电区域的材料不同;其中该栅极氧化层中的离子藉由该导线被导至该掺杂区内,以减少该栅极氧化层遭受等离子损害。 | ||
地址 | 台湾省新竹科学工业园区 |