发明名称 积体电路封装基板之焊锡凸块结构及其制法
摘要 一种积体电路封装基板之焊锡凸块结构及其制法,主要系在一基板表面绝缘层上形成第一导电膜,并于该第一导电膜上形成具有复数开口以外露出该第一导电膜之第一阻层,接着进行电镀制程以在该第一阻层开口中形成具有复数电性连接垫之图案化线路层,再于该图案化线路层上形成第二阻层,而使该电性连接垫外露出该第二阻层,然后进行电镀制程以在该电性连接垫上形成第一焊料层与金属保护膜后,移除该第二阻层、第一阻层与覆盖于该第一阻层下之第一导电膜,之后,于基板表面形成具有开口以外露出该电性连接垫位置之绝缘保护层,再于该绝缘保护层上形成第二导电膜,复于该第二导电膜上形成一第三阻层,且该第三阻层具有开口以外露出该电性连接垫上之第二导电膜,俾利用电镀制程以在该第三阻层开口中形成第二焊料层,之后,移除该第三阻层及其所覆盖之第二导电膜,并进行回焊以在该电性连接垫上形成焊锡凸块。
申请公布号 TW200518289 申请公布日期 2005.06.01
申请号 TW092132114 申请日期 2003.11.17
申请人 全懋精密科技股份有限公司 发明人 蔡琨辰
分类号 H01L23/28 主分类号 H01L23/28
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号