具有聪明更新排程器之动态随机存取记忆体

摘要

在一种包括复数个记忆体组之动态随机存取记忆体(DRAM)中，对于每组而言，存在着一对独立旗标位元暂存器，该等旗标位元暂存器分别向上／向下移位。用于每组之一比较器提供一比较器输出。连接用于每组之一仲裁器以自用于该组之旗标位元暂存器接收一旗标位元向上讯号及一旗标位元向下讯号并自用于该组之比较器接收比较器输出。连接该等仲裁器以接收一冲突输入讯号并提供一冲突输出讯号。该对旗标位元暂存器表现每组之更新状态并表示准备进行一更新操作之记忆体组或阵列。