| 主权项 |
1.一种记忆体晶片之封装结构,包括:一基板,具有多数个接点以及一组金手指接点,该些接点位于该基板之表面上,而该组金手指接点位于该基板之一侧缘,且该些接点分别与该组金手指接点电性连接;一图案化焊罩层,覆盖于该基板之表面上,并暴露出该些接点与该组金手指接点;多数个记忆体晶片,配置于该基板之表面上,而每一该些记忆晶片具有多数个焊垫,且该些焊垫分别藉由一凸块与该些接点电性连接;以及一封胶,包覆于该基板、该些记忆体晶片与该些凸块之周围表面。2.如申请专利范围第1项所述之记忆体晶片之封装结构,其中该基板具有一第一表面与对应之一第二表面,且该些记忆体晶片分别配置于该基板之该第一表面及该第二表面上。3.如申请专利范围第1项所述之记忆体晶片之封装结构,其中该基板系以多数层图案化线路层与至少一图案化介电层交替叠合而成,该图案化介电层具有至少一导电孔,其电性连接于部分该些图案化线路层之间,且该些接点与该组金手指接点系由最外层之该些图案化线路层所形成。4.如申请专利范围第1项所述之记忆体晶片之封装结构,其中每一该些记忆体晶片内部具有多数个记忆胞,以阵列方式排列,并与该些接点电性连接。5.如申请专利范围第1项所述之记忆体晶片之封装结构,其中该些记忆体晶片系为非挥发性记忆体晶片。6.如申请专利范围第1项所述之记忆体晶片之封装结构,其中该些记忆体晶片系为快闪记忆体晶片。7.如申请专利范围第1项所述之记忆体晶片之封装结构,其中该封胶的材质包括环氧树脂。8.一种记忆体晶片之封装结构,包括:一基板,具有多数个接点以及一传输介面,该些接点位于该基板之表面上,而该传输介面位于该基板之一侧缘,且该些接点之至少一与该传输介面电性连接;一图案化焊罩层,覆盖于该基板之表面上,并暴露出该些接点;多数个记忆体晶片,配置于该基板之表面上,而每一该些记忆体晶片具有多数个焊垫,分别与该些接点电性连接;以及一底胶,包覆于该基板与该些记忆体晶片之周围表面。9.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该些记忆体晶片与该传输介面分别配置于该基板之同一表面上。10.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该基板具有一第一表面与对应之一第二表面,而该些记忆体晶片与该传输介面分别配置于该基板之该第一表面及该第二表面上。11.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该传输介面系为一通用串列滙流排(USB)传输介面。12.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该传输介面系为一IEEE1394传输介面。13.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该基板系为多层线路板,而该些接点系由最外层之线路层所形成。14.如申请专利范围第8项所述之记忆体晶片之封装结构,其中每一该些记忆体晶片内部具有多数个记忆胞,以阵列方式排列,并与该些接点电性连接。15.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该些记忆体晶片系为非挥发性记忆体晶片。16.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该些记忆体晶片系为快闪记忆体晶片。17.如申请专利范围第8项所述之记忆体晶片之封装结构,其中该底胶的材质包括环氧树脂。图式简单说明:图1绘示习知一种记忆体晶片之封装结构的示意图。图2绘示本发明第一实施例之一种记忆体晶片之封装结构的剖面示意图。图3绘示本发明第二实施例之一种记忆体晶片之封装结构的剖面示意图。 |
