| 主权项 |
1.一种覆晶封装构造,其包含:一晶片,具有一主动表面,其包含:复数个接垫,配置于该主动表面上;一保护层,覆盖该晶片之该主动表面,并裸露出该接垫;复数个第一凸块下金属,个别地配置于该接垫上;至少一个第二凸块下金属,配置于至少两个接垫上;以及复数个第一焊锡,配置于该第一及第二凸块下金属层上;以及一基板,具有复数个凸块接垫,电性连接至该第一焊锡。2.依申请专利范围第1项之覆晶封装构造,其中该晶片另包括复数个第二焊锡,配置于该第一焊锡与该基板之该凸块接垫之间。3.依申请专利范围第2项之覆晶封装构造,其中该第一焊锡相较于第二焊锡,具有较高之熔点。4.依申请专利范围第2项之覆晶封装构造,其中该第一焊锡相较于第二焊锡,其熔点之差异系大于20℃。5.依申请专利范围第2项之覆晶封装构造,其中该第二焊锡系为共熔焊锡(eutectic solder)。6.依申请专利范围第5项之覆晶封装构造,其中该第二焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。7.依申请专利范围第2项之覆晶封装构造,其中该第一焊锡系为高铅焊锡。8.依申请专利范围第7项之覆晶封装构造,其中该第一焊锡系为3%锡/97%铅。9.依申请专利范围第1项之覆晶封装构造,其中该第一焊锡系为高铅焊锡。10.依申请专利范围第9项之覆晶封装构造,其中该第一焊锡系为3%锡/97%铅。11.依申请专利范围第1项之覆晶封装构造,其中该第一焊锡系为共熔焊锡(eutectic solder)。12.依申请专利范围第9项之覆晶封装构造,其中该第一焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。13.依申请专利范围第1项之覆晶封装构造,其中该晶片之该第二凸块下金属覆盖该接垫间之该保护层。14.依申请专利范围第1项之覆晶封装构造,另包含:一充填胶,配置于该基板与该晶片之该主动表面之间。15.一种具有凸块之半导体晶片,其包含:一主动表面:复数个接垫,配置于该主动表面上;一保护层,覆盖该晶片之该主动表面,并裸露出该接垫;复数个第一凸块下金属,个别地配置于该接垫上;至少一个第二凸块下金属,配置于两个接垫上;以及复数个第一焊锡,配置于该第一及第二凸块下金属层上。16.依申请专利范围第15项之具有凸块之半导体晶片,另包括复数个第二焊锡,配置于该第一焊锡上。17.依申请专利范围第16项之具有凸块之半导体晶片,其中该第一焊锡相较于第二焊锡,具有较高之熔点。18.依申请专利范围第16项之具有凸块之半导体晶片,其中该第一焊锡相较于第二焊锡,其熔点之差异系大于20℃。19.依申请专利范围第16项之具有凸块之半导体晶片,其中该第二焊锡系为共熔焊锡(eutectic solder)。20.依申请专利范围第16项之具有凸块之半导体晶片,其中该第二焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。21.依申请专利范围第16项之具有凸块之半导体晶片,其中该第一焊锡系为高铅焊锡。22.依申请专利范围第21项之具有凸块之半导体晶片,其中该第一焊锡系为3%锡/97%铅。23.依申请专利范围第15项之具有凸块之半导体晶片,其中该第一焊锡系为高铅焊锡。24.依申请专利范围第23项之具有凸块之半导体晶片,其中该第一焊锡系为3%锡/97%铅。25.依申请专利范围第15项之具有凸块之半导体晶片,其中该第一焊锡系为共熔焊锡(eutectic solder)。26.依申请专利范围第25项之具有凸块之半导体晶片,其中该第一焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。27.依申请专利范围第15项之具有凸块之半导体晶片,其中该晶片之该第二凸块下金属覆盖该接垫间之该保护层。28.一种具有凸块之半导体晶片之制造方法,其包含下列步骤:提供一晶片,其包含一主动表面、复数个接垫,配置于该主动表面上、以及一保护层,覆盖该晶片之该主动表面,并裸露出该接垫;于该晶片之该保护层上,形成一凸块下金属层;于该凸块下金属层上,形成一光阻剂,其具有图案,用以界定复数个第一凹处及第二凹处,其中该第一凹处系个别地与该接垫相对应,且该第二凹处系对应于至少两个该接垫;于该第一凹处及该第二凹处中,将复数个第一焊锡配置于该凸块金属层上;去除该光阻剂;以及蚀刻该凸块下金属层。29.依申请专利范围第28项之具有凸块之半导体晶片之制造方法,另包含下列步骤:于该第一凹处及该第二凹处中,将复数个第二焊锡配置于该第一焊锡上。30.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该第一焊锡相较于第二焊锡,具有较高之熔点。31.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该第一焊锡相较于第二焊锡,其熔点之差异系大于20℃。32.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该回焊步骤中,该回焊温度系低于该第二焊锡之熔点。33.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该第二焊锡系为共熔焊锡(eutectic solder)。34.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该第二焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。35.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系为高铅焊锡。36.依申请专利范围第35项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系为3%锡/97%铅。37.依申请专利范围第28项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系为高铅焊锡。38.依申请专利范围第28项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系为3%锡/97%铅。39.依申请专利范围第28项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系为共熔焊锡(eutectic solder)。40.依申请专利范围第39项之具有凸块之半导体晶片之制造方法,其中该第一焊锡系由63%锡/37%铅、40%铟/40%锡/20%铅、52%铟/48%锡、以及75%铟/25%铅所构成之群组中选出。41.依申请专利范围第28项之具有凸块之半导体晶片之制造方法,另包含下列步骤:回焊该第一焊锡。42.依申请专利范围第29项之具有凸块之半导体晶片之制造方法,另包含下列步骤:回焊该第二焊锡。图式简单说明:第1图系为一习用之覆晶半导体封装构造之剖面示意图。第2图系为根据本发明之一实施例之一覆晶封装构造之上视示意图。第3图系为第2图所示之该覆晶封装构造之剖面示意图。第4图系为第2图所示之该覆晶封装构造之晶片之下视图。第5a及5b图系为第2图所示之该覆晶封装构造之晶片之焊锡凸块及焊锡条之剖面示意图。第6图至第11图系用以说明根据本发明之一实施例之覆晶封装构造之焊锡凸块及焊锡条之制造方法。 |
